SV基础（一）：System Verilog与Verilog核心区别详解

System Verilog 是 Verilog 的扩展和增强版本，主要面向现代数字电路设计和验证需求。以下是两者的核心区别及详细说明，结合示例帮助你理解：

---

1. 设计增强功能

数据类型扩展

• Verilog：基础类型如 reg（行为建模）、wire（物理连线）、integer（32位整数）等，缺乏高级抽象。
• System Verilog：
  • logic：替代 reg 和 wire，简化声明（如 logic [7:0] data;）。
  • 枚举类型：定义状态机更清晰。

    enum {IDLE, START, DATA, STOP} state;
    

  • 结构体和联合体：支持复杂数据结构。

    struct { int x; bit valid; } packet;
    

接口（Interfaceÿ