3.6【A】cxl.cache,mem(1,1)

协议依赖图用于定义不同协议通道之间的依赖关系和阻塞条件，目标是确保系统在无循环依赖（Acyclic Dependencies）的前提下实现死锁自由（Deadlock-Free）​。

• ​依赖关系：某个协议通道的操作需等待另一个通道的操作完成后才能进行。
• ​死锁自由：只要依赖图中不存在循环依赖链（A→B→C→A），系统就不会陷入永久阻塞

L2层被标记为“Host Specific”​，表示这一层的缓存依赖关系与协议实现是主机厂商自定义的**，未在CXL标准中强制规定。主机厂商可根据自身硬件架构（如CPU类型、缓存层级、互联拓扑）设计私有协议，用于管理内部缓存一致性、内存访问优化等。

核心特点：

• ​厂商私有性：不同主机（如Intel、AMD、ARM）可能采用不同的协议实现。
• ​功能定位：
  • 协调主机内部缓存一致性（如L1/L2/L3缓存、跨CPU插槽通信）。
  • 与CXL协议（L1=CXL.cache, L3=CXL.mem）无缝对接，确保跨设备的一致性。

1. ​Intel的Ultra Path Interconnect (UPI)：
   • 在多路Xeon服务器中，UPI用于CPU插槽间的高速互联，支持缓存一致性协议（如MESIF）。
   • 在CXL架构中，UPI作为“Host Specific”的L2层协议，负责管理CPU间缓存同步，再通过CXL.cache（L1）与外部设备交互。
2. ​AMD的Infinity Fabric：
   • 在EPYC处理器中，Infinity Fabric用于跨CCD（Core Complex Die）的一致性管理。
   • 作为“Host Specific”层，它处理本地NUMA节点的内存访问，并通过CXL.mem（L3）扩展外部内存池

L1协议层（CXL.cache）​**

• ​通道映射：
  • ​L1-Req​ → D2H Req（设备到主机的请求通道）。
  • ​L1-Snp​ → H2D Req（主机到设备的侦听请求通道）。
  • ​L1-Rsp​ → H2D/D2H RSP & Data（双向响应与数据通道）

• ​L1-Req 依赖 L1-Snp：
  主机发送的读请求（如MemRDX）可能需要先通过L1-Snp通道向设备发送侦听请求（Snoop），确认设备缓存状态后，才能完成请求响应。
  例如：CPU读取设备缓存数据时，需先确认设备缓存是否为独占状态（Exclusive），避免脏数据冲突。

 L3协议层（CXL.mem）​**

• ​通道映射：
  • ​L3-Req​ → M2S Req（主机到设备的非数据请求）。
  • ​L3-RwD​ → M2S RwD（主机到设备的带数据读写请求）。
  • ​L3-Rsp​ → S2M NDR/DRS（设备到主机的非数据响应和数据响应）。
• ​依赖关系：
  L3层操作独立于L1/L2层，但需确保与底层物理通道（如CXL.io）的协作不形成循环

• 例如在CXL.cache中，请求（Req）需等待侦听（Snp）完成，确保缓存一致性。
• ​跨协议依赖：
  CXL.cache的响应（Rsp）可能依赖CXL.mem的数据传输（如设备内存访问完成）

缓存层级与侦听（Snoop）的工作机制

• ​L1缓存（CXL.cache层）​：
  直接与设备（如GPU、FPGA）交互，维护设备与主机之间的缓存一致性。
  • ​L1Snp：主机通过CXL.cache协议向设备发送侦听请求（如查询设备缓存状态或强制无效化）。
• ​L2缓存（Host Specific层）​：
  主机内部私有协议层，管理多CPU插槽、本地缓存（如L2/L3）之间的一致性。
  • ​L2Snp：主机内部跨CPU插槽或本地缓存之间的侦听请求（如多路服务器中CPU间的缓存同步）

依赖关系示例​

当主机需要修改某缓存行时：

1. ​L2Snp触发：主机内部协议（如Intel UPI或AMD Infinity Fabric）检测到跨插槽的缓存行需更新。
2. ​依赖L1Snp：若该缓存行可能被外部设备（如CXL GPU）缓存，需先通过L1Snp向设备发送侦听请求，确认或无效化设备缓存。
3. ​完成更新：设备确认缓存无效后，主机内部L2层才能安全更新数据，确保全局一致性。

场景：多CPU服务器与CXL设备共享内存​

1. ​步骤1：CPU Socket 0尝试修改某缓存行，该行可能被GPU缓存（通过CXL.cache）。
2. ​步骤2：主机L2层触发L2Snp，通知其他CPU插槽（如Socket 1）无效化本地缓存。
3. ​步骤3：由于GPU可能缓存该数据，L2Snp需等待L1Snp完成，向GPU发送无效化请求。
4. ​步骤4：GPU确认无效化后，L2层继续处理CPU间的缓存同步，最终完成数据修改。

若跳过L1Snp直接执行L2Snp，可能导致GPU仍持有脏数据，后续读取时发生错误。

1. ​L2Snp触发：主机内部协议（如Intel UPI或AMD Infinity Fabric）检测到跨插槽的缓存行需更新。
2. ​依赖L1Snp：若该缓存行可能被外部设备（如CXL GPU）缓存，需先通过L1Snp向设备发送侦听请求，确认或无效化设备缓存。
3. ​完成更新：设备确认缓存无效后，主机内部L2层才能安全更新数据，确保全局一致性。

• 设备缓存可能持有最新数据：
  在CXL架构中，设备（如GPU）可通过CXL.cache缓存主机内存。若主机内部（L2层）直接修改数据而未通知设备，会导致设备缓存持有过期数据。
• ​依赖链的作用：
  ​L2Snp必须等待L1Snp完成，确保设备缓存已无效化或更新，再执行主机内部的一致性操作。
  例如：CPU Socket 0修改某数据前，需通过L1Snp通知GPU无效化其缓存副本，再通过L2Snp同步其他CPU插槽的缓存。