信号完整性基础：高速信号的扩频时钟SSC测试

扩频时钟 SSC 是 Spread Spectrum Clock 的英文缩写，目前很多数字电路芯片都支持 SSC 功能，如：PCIE、USB3.0、SATA 等等。那么扩频时钟是用来做什么的呢？

SSC背景：

扩频时钟是出于解决电磁干扰（EMI）问题而提出的。随着时钟频率的不断提高，电路集成度越来越高，电路板面积的不断缩小，电磁兼容问题也日益突出。EMI一直是高速系统设计的难点。在传统设计中，主要通过滤波、接地、屏蔽等方法来减小EMI辐射，这些方法都是通过改变或切断EMI辐射路径来达到减小EMI辐射的目的，但往往成本比较高。另外一种更好的治本的方法就是在EMI辐射源头上做文章，减小EMI辐射的产生，SSC技术就是其中一种。

SSC基础:

由信号与系统的理论我们知道，对于固定频率的时钟（以正弦波为例），所有能量都集中在其基频上，频谱就是一根单一的谱线，相对来讲，其基频处的单位 Hz 功率很高，对外辐射能力很大。如果时钟频率受到一定的调制，其频谱不再是单一的谱线，而是具有一定的带宽，在单位 Hz 上的功率就降低了，从而降低了对外的辐射。

SSC时钟频谱平均分布在一定范围内，幅度很小，不会产生太大的EMI

SSC 的调制信号一般有三种：正弦波、三角波和 Lexmark 波形。使用三种调制波形对时钟频率进行调制得到的频谱会略有差别，如下图所示。可以看出使用 Lexmark 波进行频率调制能得到最平坦的频谱，能量在频段内分布最均匀，因此辐射抑制也是最好的。

我们可以用寄快递来理解调制信号的作用：

假设你想给朋友寄一张手写的明信片（原始信号）。
但明信片又薄又轻，如果直接丢进邮筒，可能被风吹跑，或者被其他包裹压坏。

这时候你需要：
1️⃣ 把明信片装进一个结实的快递盒（高频载波）
2️⃣ 在盒子上贴醒目的地址标签（调制过程）
3️⃣ 让快递车（无线电波）运输这个盒子

这样做的效果：
✅ 明信片不会损坏（保护原始信号）
✅ 快递车能翻山越岭送到远方（高频信号传输距离远）
✅ 同时能运送成千上万个不同地址的快递盒（多个信号共存）
✅ 快递员一眼就能找到目的地（便于接收端识别）

现实中的例子：
• 广播电台把主持人的声音（明信片）装进无线电波（快递盒）
• WiFi把手机数据装进看不见的"快递车"传输
• 对讲机通过不同"快递盒颜色"区分不同频道

就像快递系统让物品安全到达一样，调制信号让声音、图像、数据能穿越空间准确传递。

---

一、SSC的定义与作用

• 核心功能：通过周期性调制时钟频率，将能量分散到更宽的频带，从而降低电磁干扰（EMI）的峰值能量，满足FCC、CISPR等电磁兼容性标准。
• 典型应用：PCIE、SATA、USB3.0、JESD204B等高速接口，以及消费电子和汽车电子领域。

在 USB 3.0、PCIe、SAS 等高速串行信号中，常加入 33k 的扩频时钟，一般采用三角波调制，目的是减少 EMI 干扰。

二、SSC测试的核心目标

1. 验证调制参数：

• 调制频率（fm）：通常为30kHz~33kHz（需高于人耳可感知的20kHz，避免噪声）
• 调制深度：例如向下扩频（-0.5%至-0.8%），避免超过系统额定频率9。
• 调制波形：常见三角波、优化波形（如专利调制方式）

2. 评估EMI抑制效果

通过FFT分析频谱能量分布，验证峰值能量降低幅度（通常可降2~18dB）

3. 兼容性和信号完整性

确保SSC不影响时序（如建立/保持时间）和信号质量（如眼图、抖动）。

三、测试方法和工具

（1）频谱分析

工具：使用示波器搭配 DPOJET抖动眼图分析软件进行测试。

步骤：

1. 采集时钟信号并执行FFT，对比扩频前后频谱能量分布
2. 计算峰值能量下降幅度（如从-7dB到更低值）

（2）调制波形与参数测试

工具：示波器的抖动追踪（JitterTrack™）和时间间隔误差（TIE）分析（如力科示波器）

步骤：

1. 通过抖动追踪功能观察频率随时间的变化，提取调制波形（如三角波）
2. 测量调制频率（fm）、峰峰值频率偏差（Δf）及调制深度（如±0.5%）

（3）抖动与眼图测试

关键点：

1. SSC引入的周期性抖动（PJ）需与其他抖动（如随机抖动RJ、码间干扰DDJ）分离.
2. PLL设置：需使用二阶PLL跟踪SSC的频率变化，避免眼图闭合（一阶PLL无法适应SSC调制）

（4）测试操作步骤

主要测试参数为频率和调制范围。以 5Gbps 信号、10kppm 扩频范围为例，调制范围计算方法是 5Gbps 乘以 10kppm（ppm 即十的 -6 次方），得到的扩频范围为 ±25 兆。

1. 打开分析软件，点击 “analyze 菜单”，选择 “抖动眼图”，点击 “select” 并清除所有参数。
2. 选择与时间相关测量，点击 “扩频时钟的速率” 和 “频率偏差” 添加测试参数。
3. 进行水平设置，将采样率设置为 50G 或 100G，水平时基建议设置为 45 微秒一格，由于扩频时钟频率低，需采集几百微秒时长以抓取多个周期用于信号分析。
4. 再次点击 “analyze 菜单” 下的 “抖动眼图”，点击 “select” 后选择 “single 运行”，软件会在几秒内自动测出扩频时钟的相关参数。

工具：泰克示波器（如DPOJET套件）或力科J-260软件，支持眼图模板测试与抖动分解。

四、测试难点与解决方案

难点	解决方案
高噪声干扰	使用TIE相位分析替代直接频率追踪，降低噪声影响9。
协议兼容性	根据标准（如JESD204B）定义测试模板，结合规范调整PLL带宽36。
调制参数验证	多维度分析（时域波形+频谱+眼图），确保调制深度与频率符合设计

五、行业应用与标准

• PCIE/SATA/USB3.0：强制要求SSC功能，需通过一致性测试（如调制深度±0.5%、频率30kHz~33kHz）。
• 汽车电子：车载高速接口（如车载摄像头链路）需满足AEC-Q100可靠性标准，同时验证SSC的EMI抑制效果。

六、参考资料

扩频时钟(SSC)测试.pdf-原创力文档

扩频时钟(SSC)简介 - 360文档中心

转：信号完整性基础系列之十二--扩频时钟（SSC）及其测量方法 - kqsadam的日志 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

做信号链，你需要了解的高速信号知识（二） - 测试测量 - -EETOP-创芯网