【ZYNQ】EBAZ4205矿板低成本改造实战：从硬件调试到Hello World

1. 前言为什么选择EBAZ4205矿板如果你对FPGA和嵌入式系统感兴趣但又觉得正儿八经的ZYNQ开发板价格太贵那EBAZ4205这块“矿渣”绝对是你的菜。我最早是在二手平台上看到这玩意的当时一块才几十块钱简直跟白捡一样。要知道一颗全新的XC7Z010-1CLG400I芯片市场价就得四五百而这板子除了芯片还自带256MB DDR3内存、128MB NAND Flash、百兆网口和一堆IO这性价比简直逆天了。当然天上不会掉馅饼。EBAZ4205原本是翼比特E9矿机的控制板它的设计初衷是7x24小时稳定挖矿而不是给你做开发实验。所以拿到手它就是个“半成品”甚至可以说是“毛坯房”。供电接口不标准、启动模式被锁定、部分外设没焊接……这些都是你需要亲手解决的“装修”问题。但正是这个过程能让你真正理解一个ZYNQ系统是如何从零搭建起来的这比对着现成开发板照猫画虎学到的要多得多。我自己前后折腾了四五块EBA4205从最初的连电都供不上到后来能流畅跑起Linux并驱动自定义的PL逻辑踩过的坑数不胜数。这篇文章我就把我这几年的实战经验从最基础的硬件改造到用Vivado搭建工程再到最后烧录一个最简单的“Hello World”程序一步步拆开揉碎了讲给你听。我们的目标很明确用最低的成本把这块矿板变成一块功能完备的ZYNQ学习板。放心整个过程需要的工具都很常见一把电烙铁、一个USB转串口、一个JTAG下载器甚至可以用便宜的FT2232模块代替就够了。2. 硬件改造让矿板“变身”开发板刚拿到手的EBAZ4205看起来可能有点寒酸甚至脏兮兮的。别急着上电我们先得给它做个“体检”和“手术”让它具备开发板的基本形态。2.1 供电改造给它稳定的能量板子左上角有一个白色的2.0mm间距的PHD插座丝印标着“12V”和“GND”这是原厂设计的电源入口。但问题来了这个接口不常见而且板子上缺了一个防反接的二极管SS810。我的建议是最稳妥的方法不是去找这个二极管而是直接“飞线”。找到电源插座旁边的滤波电容或者找到那个空缺的二极管焊盘D附近用万用表确认好12V输入的正极焊点。然后找一根DC电源线把正极通常是中心正极焊接到你找到的12V焊点上负极焊接到任意一个GND测试点或大面积铺铜上。实测下来输入电压范围很宽从5V到12V的直流电源都能用。如果你手头有闲置的12V/1A路由器电源那就是绝配。切记正负极千万别接反接反了芯片可能瞬间报废几十块钱就打水漂了。2.2 核心跳线掌控启动的钥匙ZYNQ芯片上电后第一件事就是通过几个专用引脚MIO[6:2]的电平状态来决定从哪里启动。EBAZ4205出厂时这些引脚通过电阻被拉成了特定的组合强制从板载的NAND Flash启动直接运行挖矿程序。我们要开发就必须把它改成从JTAG启动这样才能通过电脑下载和调试程序。这个秘密藏在电阻R2578和R2583附近。查看原理图网上很容易搜到会发现它们连接着BOOT_MODE[2]这个关键信号。你需要做的是把电阻R2583原本连接GND下拉焊下来挪到R2578的位置原本空焊盘上拉到3.3V。这个操作相当于把BOOT_MODE[2]从0变成了1从而将启动模式切换到了JTAG优先。如果手头工具不全暂时不改也行后面烧录程序时我们有“软”办法绕过但改了会方便很多。2.3 基础外设焊接打通通信链路接下来要把调试必需的几个接口引出来。板子上有两个关键的排针座J7和J8。J7串口这是PS端的UART1是我们和板子“对话”的窗口。丝印清晰地标出了TX、RX和GND。焊上一个3Pin或4Pin的排针用USB转TTL串口模块连接即可。注意板子的TX要接模块的RXRX接模块的TXGND对接。千万不要接VCCJ8JTAG这是标准的14针JTAG接口用于下载程序和在线调试。同样焊上排针。连接下载器时注意排针上有缺口的标记对准下载器线缆的标记即可。常见的下载器如Xilinx Platform Cable USB、Diligent JTAG-HS2或者更便宜的FT2232H模块配置成JTAG模式都行。焊好这两个你的板子就有了“嘴巴”和“神经”电脑才能和它交流。2.4 进阶改造可选释放全部潜力完成以上三步板子已经能跑基础程序了。但如果你想玩得更深入可以考虑以下升级PL端晶振板子预留了位置X5可以焊接一个50MHz的有源晶振3225封装。这样PL部分就有了独立的时钟源不再依赖PS提供的时钟能运行得更稳定也方便做高速逻辑设计。MicroSD卡座位置在板子背面。焊上一个卡座并把启动电阻改成从SD卡启动这样系统移植和更新会变得极其方便就像玩树莓派一样。PL IO扩展板子上有3个20Pin的PH2.0插座引出了大量的PL端IO。你可以自己画一块转接板把它们转换成标准的2.54mm排针方便连接各种传感器和模块。3. 软件环境搭建与Vivado工程创建硬件准备就绪接下来就是软件战场。我们需要Xilinx的Vivado设计套件。对于ZYNQ 7010我推荐使用Vivado 2018.3或2019.1版本。这两个版本比较稳定对这块老芯片的支持也最完善网上相关的资料和坑的解决方案也最多。更高版本当然也可以用但某些界面和步骤可能略有不同。安装过程就是一路Next但注意硬盘空间至少预留30GB以上。安装完成后我们开始创建第一个工程。3.1 新建工程与芯片选型打开Vivado点击“Create Project”。项目名和路径随你喜欢我一般叫ebaz4205_base。项目类型选择“RTL Project”并勾选“Do not specify sources at this time”。在添加约束文件的步骤也先跳过。最关键的一步来了选择芯片型号。 在筛选器中输入xc7z010clg400-1。注意一定要选-1这个速度等级。找到后选中它点击Next直到完成。这样一个空的Vivado项目就建好了。3.2 构建ZYNQ系统Block Design设计ZYNQ的强大之处在于PS处理器系统和PL可编程逻辑的协同。在Vivado里我们用图形化的Block Design来配置它们。在左侧“Flow Navigator”中点击“Create Block Design”名称就用默认的design_1。在画布中点击“”号搜索并添加“ZYNQ7 Processing System”这个IP核。双击添加进来的ZYNQ IP块开始配置。PS端外设配置MIO Configuration在“Page Navigator”中找到这个选项。我们需要启用几个关键外设。UART 1勾选它这对应着我们焊接的J7串口。SD 0如果你焊接了SD卡座勾选它用于SD卡启动。ENET 0勾选以太网并在下拉框中将“MIO Configration”改为“MIO 16 .. 27”。这样就把网口通过MIO固定引脚引出了。Clock Configuration在PS-PL Configuration页面下找到“FCLK_CLK0”给它一个频率比如50MHz。这个时钟是PS提供给PL使用的。DDR Configuration这是最容易出错的地方。在“PS-PL Configuration” - “PS DDR Configuration”中根据你的板载内存型号选择。EBAZ4205常见的有两种Etron EM6GD16EWKG-12H或Micron MT41K128M16JT-125。如果你不确定可以选一个接近的比如镁光Micron的MT41J128M16JT-125。数据位宽选16其他时序参数可以先保持默认。如果后续运行不稳定再根据芯片手册微调Input Clock Period和DATA BLOCK等参数。PL端逻辑添加点灯示例 配置完ZYNQ IP后点击OK。我们需要为PL部分添加一点逻辑来验证时钟。右键点击FCLK_CLK0这个端口选择“Make External”给它起个名字叫clk。这样就把PS的时钟引到了PL顶层。 接着我们写一个简单的Verilog模块来让LED闪烁。在“Sources”窗口的“Design Sources”上右键选择“Add Sources” - “Add or create design sources”新建一个文件叫led_blink.v。module led_blink ( input wire clk, // 来自PS的50MHz时钟 output reg led_r, // 连接到板上的红色LED output reg led_g // 连接到板上的绿色LED ); reg [31:0] counter 0; // 32位计数器 always (posedge clk) begin if (counter 32d49_999_999) begin // 计数到5000万次 (50MHz时钟下1秒) counter 0; led_r ~led_r; // 翻转红色LED led_g ~led_g; // 翻转绿色LED end else begin counter counter 1; end end endmodule将这个模块设置为顶层Set as Top Module。然后我们需要创建一个约束文件XDC文件来告诉Vivado物理引脚对应关系。同样在“Sources”窗口的“Constraints”上右键创建ebaz4205.xdc文件添加以下内容# 定义IO标准电压 set_property IOSTANDARD LVCMOS33 [get_ports {led_r}] set_property IOSTANDARD LVCMOS33 [get_ports {led_g}] set_property IOSTANDARD LVCMOS33 [get_ports clk] # 将逻辑端口映射到物理引脚 (请根据你的原理图核对) # 以下是常见引脚定义W13, W14是板上现有LED set_property PACKAGE_PIN W13 [get_ports {led_r}] set_property PACKAGE_PIN W14 [get_ports {led_g}] # clk是输入通常不需要指定固定引脚但如果你用了外部晶振则需要 # set_property PACKAGE_PIN 某个时钟输入引脚 [get_ports clk]3.3 综合、实现与生成比特流配置和代码都写好了接下来就是编译。在左侧“Flow Navigator”中依次点击Run Synthesis综合将你的设计转化为门级网表。Run Implementation实现进行布局布线将网表映射到具体的芯片资源上。Generate Bitstream生成比特流文件.bit。这个文件包含了配置FPGA逻辑的全部信息。这个过程可能需要几分钟到十几分钟取决于电脑性能。完成后Vivado会提示“Bitstream Generation successfully completed”。4. 创建启动文件与SDK裸机编程生成了比特流只完成了PL部分的配置。要让ARM核跑起来我们还需要创建启动镜像。4.1 导出硬件与启动SDK在Vivado菜单栏选择File - Export - Export Hardware。在弹出的对话框中务必勾选“Include bitstream”然后点击OK。这会把我们刚才配置好的ZYNQ系统硬件信息包括PS配置和PL的比特流打包成一个.xsa文件。 接着选择File - Launch SDK。Vivado会自动启动Xilinx SDK现在是Vitis的一部分并导入刚才的硬件平台。4.2 创建FSBL第一级启动引导程序FSBL是ZYNQ上电后在ARM核运行你的应用程序之前必须执行的一段小程序。它负责初始化DDR、加载PL配置比特流、然后跳转到你的主程序。 在SDK中File - New - Application Project。给项目起名比如fsbl_ebaz。硬件平台选择刚才导出的那个。点击Next在模板选择页面找到并选择Zynq FSBL。 SDK会自动生成并编译FSBL工程。编译成功后你会在Debug或Release文件夹下找到fsbl_ebaz.elf文件。4.3 创建Hello World应用程序现在创建我们真正的应用程序。再次File - New - Application Project。项目名就叫hello_world硬件平台相同。点击Next在模板中选择Hello World。 SDK会生成一个带打印功能的示例工程。我们可以稍微修改一下helloworld.c让它持续打印并加入一点延时方便观察。#include stdio.h #include platform.h #include xil_printf.h #include sleep.h int main() { init_platform(); // 初始化平台包括UART等 while (1) { print(Hello World from EBAZ4205!\n\r); // 使用xil_printf更节省资源 usleep(500000); // 休眠500毫秒 } cleanup_platform(); // 虽然while(1)不会执行到这里但好习惯保留 return 0; }保存文件SDK会自动编译生成hello_world.elf。4.4 制作启动镜像BOOT.binZYNQ从非易失存储器如QSPI、NAND、SD卡启动时需要读取一个名为BOOT.bin的镜像文件。这个文件由三部分按顺序组成FSBL(.elf)第一级引导程序。硬件比特流(.bit)PL部分的配置文件。应用程序(.elf)你的主程序比如Hello World。在SDK中制作它在左侧项目浏览器中找到hello_world工程右键选择Create Boot Image。在弹出的窗口中点击“Add”按顺序添加三个文件首先找到并添加fsbl_ebaz.elfPartition type选择bootloader。然后回到Vivado工程目录下的*.runs/impl_1文件夹添加led_blink.bit文件这是你的PL设计Partition type选择datafile。最后添加hello_world.elfPartition type选择datafile。确认顺序无误后点击“Create Image”。SDK会在hello_world工程目录下生成一个bootimage文件夹里面就有我们需要的BOOT.bin。关键提示这个顺序绝对不能错ZYNQ的BootROM会严格按照这个顺序来加载和执行。5. 程序烧录与上电验证最后一步把我们的成果“烧”进板子里看看它能不能活过来。5.1 通过JTAG直接运行调试模式这是最直接的调试方式。确保你的JTAG下载器和串口线都已正确连接。在SDK中选择Xilinx - Program FPGA。这会通过JTAG将比特流文件.bit直接下载到PL中配置FPGA逻辑。然后在hello_world工程上右键选择Run As - Launch on Hardware (GDB)。SDK会通过JTAG将应用程序加载到DDR内存中并启动ARM核运行。如果一切正常你应该立即在串口终端如Putty、MobaXterm里看到每秒两次的“Hello World from EBAZ4205!”输出。同时板载的红绿两个LED如果正确约束了引脚应该开始交替闪烁。恭喜你你的第一个ZYNQ裸机系统成功运行了5.2 烧录至NAND Flash固化脱离JTAG运行JTAG运行需要电脑一直连着我们要让板子能自己启动。这就需要把BOOT.bin烧写到板载的NAND Flash里。修改启动模式如果你之前做了2.2节的硬件修改将电阻改为JTAG模式那么现在需要把它改回NAND启动模式将电阻恢复原状或焊回原来的位置。这样板子上电后才会从NAND寻找BOOT.bin。在SDK中烧写Flash选择Xilinx - Program Flash。“Image File”选择我们刚才生成的BOOT.bin。“Flash Type”选择“nand flash”。最关键的一步在“FSBL to initialize”这里必须指定一个FSBL文件。但注意这个FSBL必须是以JTAG模式编译的否则它无法在JTAG模式下执行烧写操作。一个简单的办法是直接使用我们之前为JTAG调试而编译的fsbl_ebaz.elf。更规范的做法是修改FSBL源码在main.c中找到读取启动模式的代码强制将其设置为JTAG模式BootModeRegister 0x0;然后重新编译一个专用于烧写的FSBL。点击“Program”等待烧写完成。上电验证断开JTAG和SDK只给板子供电。重新打开串口终端。给板子上电你应该会看到串口开始打印FSBL的初始化信息紧接着就是熟悉的“Hello World”和闪烁的LED。至此你的EBAZ4205已经成功改造为一块可以独立运行的ZYNQ开发板了整个过程走下来你会发现虽然步骤不少但每一步都有其明确的目的。从硬件跳线的物理修改到Vivado中系统架构的图形化搭建再到SDK中软件工程的创建和镜像的合成最后通过JTAG或Flash完成部署——这正是一个完整的嵌入式系统开发流程。EBAZ4205以其极低的成本为你提供了一个绝佳的、可以亲手触摸每一个环节的学习平台。当然它的资源有限128MB的NAND和256MB的DDR对于运行复杂的Linux应用可能有些捉襟见肘IO电平转换和高速信号完整性也未必是设计重点。但对于入门ZYNQ、理解PS-PL协同、学习底层驱动和裸机编程来说它无疑是一块“宝藏板”。