从芯片手册到PCB走线：网络变压器、PHY与RJ45的实战接线指南

1. 从芯片手册开始读懂PHY的“语言”很多硬件新手拿到一个以太网PHY芯片比如Microchip的LAN8720或者Realtek的RTL8201第一反应就是去网上找现成的原理图“抄作业”。这确实是个快速上手的方法但如果你想做出稳定可靠、能过EMC测试的产品或者想排查一些诡异的网络丢包问题那么学会自己“啃”芯片手册是绕不开的一步。这就像盖房子你可以照着别人的图纸施工但如果不理解地基、承重墙的设计原理房子盖到一半出问题你连问题在哪都找不到。芯片手册尤其是PHY芯片的数据手册就是这颗芯片的“建筑设计总说明”。它不会直接告诉你“网络变压器的中心抽头接3.3V”而是会告诉你这颗芯片的UTP端口驱动类型Voltage Mode或Current Mode、内部终端结构、推荐的偏置电路。你需要从这些描述里自己推导出正确的接线方式。我刚开始做设计的时候就因为没仔细看手册把一颗电流驱动型的PHY当电压驱动型去接结果板子回来网络时通时断折腾了好几天才找到这个低级错误。那么手册里哪些章节是必看的呢我通常按这个顺序来“Features”和“Block Diagram”快速了解芯片的基本功能和内部架构。比如它是否集成了网络变压器驱动是否支持Auto-MDIX这决定了你外部电路的复杂程度。“Pin Configuration and Function Descriptions”这是重中之重。你需要仔细看TX±、RX±这几个差分对的引脚定义。更重要的是找到中心抽头偏置引脚它可能叫VDDO、VDDCR、BIAS或者CT。手册会明确说明这个引脚是输出需要接电容到地还是输入需要外部供电。“Application Circuit”或“Typical Connection Diagram”厂商提供的参考设计图是最直观的指南。但要注意这个图通常是“典型应用”你可能需要根据自己选的网络变压器型号和RJ45接口做微调。“Electrical Characteristics”这里会给出详细的直流和交流参数比如驱动电压、差分信号摆幅、共模电压范围等。这些参数是你后续进行PCB阻抗匹配和信号完整性仿真的基础。举个例子我们看一个经典的电压驱动型PHY比如LAN8720A。在它的数据手册里你会看到应用电路图中变压器中心抽头通过一个滤波电路接到了3.3V的VDDO电源上。同时在引脚描述里VDDO引脚被描述为“Analog 3.3V Power Supply for Line Side Drivers”。这就很明确了中心抽头需要从芯片的这个引脚取电。再比如对于电流驱动型PHY如KSZ8081它的典型应用电路里变压器中心抽头是通过一个0.1uF的电容直接连接到模拟地AGND的。手册里会强调其内部已经集成了电流源为变压器提供偏置外部只需要一个交流对地通路即可。所以第一步不是急着画图而是花上半小时把这几页关键内容读懂、读透。搞清楚你的芯片“吃”的是什么“粮”电压还是电流它才能“有力气”把信号驱动出去。2. 网络变压器不只是隔离更是信号“翻译官”网络变压器在很多人眼里就是个“黑盒子”知道它能隔离防雷但具体怎么接往往是一笔糊涂账。其实我们可以把它理解为一个“信号翻译官”。PHY芯片工作在板级的低压差分信号世界而RJ45连接的双绞线是长距离传输的平衡信号世界两者电气特性、共模电压水平完全不同。网络变压器就是完成这两个世界信号转换和隔离的器件。一个典型的网络变压器也叫数据汞或MagJack如果集成在RJ45插座里内部通常包含两组中心抽头变压器一组用于发送TX一组用于接收RX。每一组都有初级线圈靠近芯片侧和次级线圈靠近网线侧。我们接线时主要关注三个关键点中心抽头CT、差分对、以及初次级之间的隔离。中心抽头CT的连接这是最容易出错的地方。正如上一节所说它完全取决于PHY芯片的驱动类型。电压驱动型PHY芯片内部输出的是一个以某个直流电压如1.8V, 2.5V, 3.3V为基准的交流差分信号。此时变压器初级线圈的中心抽头需要接一个干净的直流电源这个电源通常就是芯片的模拟电源VDDA或VDDO。这个电源的作用是为差分信号提供一个确定的共模电压基准。你可以在电源和中心抽头之间加一个磁珠如600Ω100MHz和一组去耦电容如10uF0.1uF组成一个简单的π型滤波用来滤除电源噪声防止噪声通过中心抽头耦合到差分信号上这点对信号质量至关重要。电流驱动型PHY芯片内部是一个电流源输出电流在TX和TX-之间切换。此时变压器初级线圈的中心抽头需要提供一个交流对地通路通常直接接一个0.01uF~0.1uF的高质量陶瓷电容到模拟地。这个电容为交流信号提供回流路径同时阻隔直流。切记这里绝对不能接电源接错了会导致芯片驱动电流无法形成回路信号幅度严重不足。如何判断你手头的变压器引脚通常变压器上会有圆点或“1”字标识表示第1脚。数据手册或供应商的规格书上会有引脚定义图。一般1、2脚是一个差分对如TX TX-3脚是中心抽头4、5脚是另一个差分对6脚是中心抽头。次级线圈侧同理。一定要对照规格书确认不同封装如SMD式或插件式的引脚顺序可能不同。初次级隔离是网络变压器的核心价值。它利用磁耦合传递信号切断了芯片地和外部大地之间的直流电气连接。这能有效防护来自网线的静电放电ESD、浪涌Surge和共模干扰。这个隔离能力是有等级的常见的有1500Vrms或更高的隔离耐压。在设计时你需要在PCB布局上体现这种“隔离”变压器下方的地平面需要被分割初级侧和次级侧的地之间要保持足够的爬电距离通常4mm并且不能有铜线或过桥连接。3. RJ45接口与BOB-Smith电路把好信号的“大门”RJ45接口是我们电路与外部网线世界的物理交汇点。这里的接线不仅要保证信号正确连通更要肩负起电磁兼容EMC的重任。很多产品网络口辐射发射RE测试不过问题往往就出在RJ45接口附近的电路处理不当。标准信号线连接是最基础的部分。对于百兆以太网100BASE-TX只使用1、2、3、6这四根线。连接关系是RJ45 Pin 1 - 变压器次级 RXRJ45 Pin 2 - 变压器次级 RX-RJ45 Pin 3 - 变压器次级 TXRJ45 Pin 6 - 变压器次级 TX-这里有个重要的灵活性如果PHY芯片支持Auto-MDIX功能那么TX和RX这两对线是可以交换的。也就是说你可以把变压器的TX±接到RJ45的1、2脚RX±接到3、6脚。这在布线时可以给你更大的灵活性比如为了缩短走线长度。但如果不支持MDIX或者你禁用了该功能就必须严格按照标准接否则直连的两台设备会因为都是“发送端对发送端”而无法通信。非信号引脚的处理——BOB-Smith电路这是提升EMC性能的关键但也是最容易被忽视或简化的一环。RJ45的4、5、7、8引脚在百兆网络中不传输数据但如果让它们悬空就会变成一根根“天线”很容易接收或辐射高频噪声。BOB-Smith电路的作用就是给这些闲置引脚提供一个确定的、高频的“归宿”。标准的BOB-Smith电路是这样的每个闲置引脚4,5,7,8通过一个75欧姆的电阻串联一个1000pF2kV或更高耐压的电容然后连接到机壳地Chassis GND或大地Earth。这个电路的精妙之处在于75欧姆电阻这与双绞线的特征阻抗约100Ω和共模阻抗约150Ω是折中匹配的。它为共模噪声提供了一个中阻抗的泄放路径既能吸收噪声能量又不会对差分信号造成过大的负载。1000pF高压电容它阻隔了直流防止机壳地上的直流电位差影响电路同时为高频噪声尤其是以太网信号频率及其谐波提供了低阻抗通路到机壳地。高压要求是为了满足安规和浪涌测试的需要。连接到机壳地这是关键这个地不是PCB的数字地DGND或模拟地AGND而应该是与金属外壳连接、最终可能接大地的“脏地”。它构成了一个共模噪声的“陷阱”将外界侵入的或内部产生的共模干扰引导到外壳而不是让其进入PCB内部或辐射出去。在实际画板时这4个75欧姆电阻和电容一定要紧挨着RJ45插座放置走线要短而粗。理想情况下应该是在RJ45的焊盘旁直接摆上这8个元件。我曾见过有设计把这部分电路放在离RJ45两三厘米远的地方结果在30MHz~200MHz频段辐射严重超标挪近之后立马改善。4. PCB布局与走线把理论“刻”在电路板上原理图正确只成功了30%。剩下的70%甚至更多取决于PCB布局和走线。高速差分信号对布局极其敏感差之毫厘谬以千里。整体布局原则必须遵循信号流向即RJ45 - 网络变压器 - PHY芯片的顺序一字排开尽量避免走线绕路或折返。这个顺序保证了信号路径最短、最直接。通常我们把RJ45放在板边网络变压器紧挨着它中心距离最好在15mm以内PHY芯片再紧挨着网络变压器。防护器件如TVS二极管阵列要放在RJ45和变压器之间并且优先靠近RJ45确保干扰在进入变压器之前就被泄放掉。差分走线的黄金法则严格等长TX和TX-要走在一起RX和RX-要走在一起。同一对差分线之间的长度差必须严格控制一般要求误差在5mil0.127mm以内。现代EDA工具如Altium Designer, Cadence Allegro都有强大的差分对布线功能和等长调节功能如蛇形走线。等长的目的是保证差分信号同时到达从而在接收端能够完美抵消共模噪声如果长度差太大共模抑制比会下降信号质量恶化。阻抗控制从PHY芯片到变压器初级再到变压器次级最后到RJ45整个差分通道的特征阻抗要控制在100Ω ± 10%。这需要通过叠层设计来计算。例如在常见的4层板Top-GND-Power-Bottom上差分线走在顶层参考第二层的地平面线宽和线间距需要根据PCB板材的介电常数、铜厚等参数计算。通常对于FR4板材差分线宽/间距在5mil/5mil左右。一定要和PCB板厂沟通他们可以提供准确的阻抗计算模型并在生产时做阻抗控制。走线短而直尤其是变压器初级到PHY芯片这段属于板内最高速的信号要尽可能短。很多芯片手册会给出最大长度限制比如480mil。避免使用直角或锐角走线使用45°角或圆弧拐角以减少阻抗不连续和信号反射。保持间距差分对与其他信号线特别是时钟、电源、指示灯驱动线要保持至少3倍线宽的间距3W原则最好用地平面进行隔离。不同差分对之间也要保持足够距离防止串扰。地平面与电源处理地平面分割在网络变压器下方必须将地平面分割为初级侧地芯片地AGND/DGND和次级侧地连接BOB-Smith电路的地通常为隔离地或机壳地。两个地之间用一条80-100mil宽度的无铜间隙隔开。这个间隙内绝对不能有任何走线或过孔。分割的目的是维持变压器的电气隔离特性。两个地之间如果需要连接只能通过一个高压电容如1000pF/2kV或一个兆欧级电阻在单点连接用于平衡静电电位。电源去耦PHY芯片的每个电源引脚AVDD, DVDD, VDDO等都必须就近放置一个0.1uF的陶瓷去耦电容电容的接地回路要尽可能短。对于模拟电源可能还需要额外并联一个1uF或10uF的电容来滤除低频噪声。这些电容是芯片稳定工作的“能量水池”能瞬间提供电流滤除电源噪声。指示灯电路网络状态指示灯Link/Act的驱动线是低速信号但也要小心处理。不要让它们平行或靠近高速差分线走线。如果空间允许可以用地线包裹它们或者走在内层。5. 实战检查清单与常见“坑点”设计完成后在发去制板前强烈建议你拿着下面这个检查清单过一遍自己的原理图和PCB。这些都是我踩过坑或者帮别人排查问题时总结出来的高频问题点。原理图检查清单[ ] PHY芯片驱动类型电压/电流判断正确吗中心抽头接线与之匹配吗电压型接电源滤波电流型接电容到地[ ] 网络变压器型号的引脚定义特别是中心抽头引脚与原理图符号一致吗[ ] RJ45的1,2,3,6脚是否正确连接到变压器次级TX/RX线序是否与PHY的MDIX设置匹配[ ] RJ45的4,5,7,8脚是否都接上了75Ω电阻1000pF高压电容的BOB-Smith电路这些电容的耐压是否足够2kV[ ] PHY芯片的每个电源引脚是否有对应的、容值正确的去耦电容晶振是否靠近芯片负载电容是否正确[ ] 变压器初级侧和次级侧的地网络是否分开如AGND和CHASSIS_GNDPCB布局检查清单[ ] 布局顺序是否为RJ45 - 防护器件 - 网络变压器 - PHY芯片距离是否紧凑[ ] 所有差分对TX± RX±是否设置了正确的线宽、线间距并进行了阻抗控制[ ] 同一对差分线的长度差是否小于5mil是否使用了等长调节[ ] 网络变压器下方的地平面是否被正确分割隔离带是否干净无走线、无过孔[ ] BOB-Smith电路的4组RC是否紧靠RJ45插座放置走线是否短而粗[ ] PHY芯片的去耦电容是否真的“就近”放置在电源引脚背面过孔直接连接[ ] 差分线是否远离其他高速信号、电源和指示灯走线是否有地平面作为完整的参考面[ ] 变压器次级到RJ45的走线是否尽可能短是否避免了跨分割的地平面常见“坑点”与解决方案坑点一网络能连通但速度慢、丢包严重。这很可能是差分线等长没做好或者阻抗严重不匹配导致信号眼图闭合。用示波器带差分探头测一下信号波形或者直接做TDR时域反射计测试看看阻抗是否在100Ω附近。PCB板材质量差、介电常数不均匀也会导致此问题。坑点二辐射发射RE测试在125MHz、250MHz等频点超标。这几乎是网络口的“招牌”问题。125MHz是100M以太网TX时钟的基频。重点检查BOB-Smith电路是否接对了机壳地RC元件是否离RJ45足够近变压器次级侧的地是否干净有没有被数字噪声污染机壳地与PCB数字地之间的单点连接是否合理坑点三雷击或静电测试后芯片损坏。检查防护电路TVS管的选型其钳位电压是否低于PHY芯片和变压器的耐压防护器件到RJ45和变压器初级地的泄放路径是否足够短、足够粗用宽走线或铺铜变压器本身的隔离耐压是否选型足够坑点四中心抽头的电源噪声大。对于电压驱动型PHY中心抽头的电源滤波至关重要。如果只用了一个0.1uF电容可能不足以滤除低频噪声。可以尝试增加一个10uF的钽电容或陶瓷电容并串联一个磁珠形成LC滤波。同时检查这个电源的源头是否干净最好是从LDO单独引出。最后再分享一个很实用但容易被忽略的小技巧在PCB的丝印层把差分对用虚线框标出来并注明“100Ω Diff Pair”在网络变压器和RJ45旁边清晰地标出“CHASSIS GND”和“SIGNAL GND”的区域。这不仅能帮助你自己检查在后续生产、调试甚至硬件维修时都能给同事带来极大的便利。硬件设计是一门实践的艺术理论懂了还得在一次次画板、调试、测试中积累手感。希望这份从芯片手册到PCB走线的指南能帮你少走些弯路更稳地把网络信号从芯片“送”到千里之外。