前阵子蹲实验室熬了好几晚，折腾出一款180nm工艺的无片外电容LDO，终于把之前一直摸不透的双环快速响应、极点分裂这些点给落地了，今天随便唠唠细节

首先说下配套的东西这次用的是SMIC180ee的PDK整个流程从原理图仿真、参数调整到版图布局全用Cadence跑的工程文件打包得明明白白最后输出的配套文档有6页把理论分析和仿真结果都扒得挺细不过没写参数计算的部分倒是留了不少仿真时的截图状态想看的话可以找我要。然后聊正题为啥要做这个无片外电容的LDO之前做的老款LDO要么得靠片外大电容稳电压要么负载一变就炸锅要么响应慢得离谱。这次的设计算是把几个关键点捏到一起了第一个是极点分裂技术传统单环LDO的稳定性其实挺玄学的——轻载的时候功率管的极点会往原点飘容易振荡重载的时候又跑到高频区带宽不够。用了极点分裂之后相当于把误差放大器的零点和功率管的极点给拉开了不管负载电流从空载跳到满负载环路都能稳得住这点文档里有详细的理论分析我就不照搬公式了反正调仿真的时候能明显看到波特图的变化。然后是瞬态增强电路这个就是个“救火队员”当输出电压突然掉或者涨的时候它能快速给功率管的栅极补电流或者抽电流把过冲和下冲压下来。最开始没加这个的时候负载跳变的上冲能到120多mV加了之后直接压到60多mV效果肉眼可见。最关键的是加了数字辅助环路之前单环的时候最大负载电流也就150mA左右加了这个数字辅助环路之后直接拉到了275mA——简单来说就是当负载电流变大的时候数字环路能快速给功率管多补点电流不让输出电压掉太多相当于给传统模拟环路打了个补丁。说到仿真结果这次的参数挺能打的电源给1.8V输出稳定在1.5V空载静态电流才39μA算是挺省电的。最关键的瞬态测试当负载电流从1mA跳到250mA只用了1μs的时间上冲电压是66mV下冲是77mV比很多同工艺的LDO要强不少。这里插个我平时用来处理仿真数据的小脚本省得手动扒波形import numpy as np import matplotlib.pyplot as plt # 从Cadence导出的瞬态仿真txt数据格式是第一列时间(秒)第二列输出电压(V) time_data, vout_data np.loadtxt(ldo_transient_result.txt, unpackTrue) # 定位到1us左右的跳变点找最接近1e-6秒的索引 jump_point np.argmin(np.abs(time_data - 1e-6)) # 计算跳变后的上下冲减去目标输出1.5V overshoot_mv (np.max(vout_data[jump_point:jump_point800]) - 1.5) * 1000 undershoot_mv (1.5 - np.min(vout_data[jump_point:jump_point800])) * 1000 print(f本次仿真的上冲: {overshoot_mv:.1f}mV下冲: {undershoot_mv:.1f}mV) # 画个波形图看看 plt.figure(figsize(10, 4)) plt.plot(time_data*1e6, vout_data, color#1f77b4, labelOutput Voltage) plt.axhline(1.5, color#ff7f0e, linestyle--, labelTarget 1.5V) plt.xlabel(Time (μs)) plt.ylabel(Voltage (V)) plt.title(LDO Transient Response) plt.legend() plt.grid(alpha0.3) plt.show()这段代码就是把Cadence导出的仿真数据读进来自动算上下冲还能画波形我每次跑仿真之后直接跑这个几秒钟就能出结果比在ADE里扒来扒去快多了这次的66mV和77mV就是用这个脚本算出来的和文档里的结果完全对上。最后说下版图的事儿这次的版图是按照PDK的规则画的功率管用了叉指结构减少了寄生电阻和电容模拟部分和数字辅助环路还做了隔离防止数字噪声串到模拟环路里影响精度DRC和LVS都一次性过了后仿的结果和前仿差不太多算是圆满完成。总的来说这款LDO的带载能力和瞬态响应都比单环的强了不止一个档次整个工程文件、仿真脚本还有文档都整理好了要是有需要的小伙伴可以找我拿不过SMIC的PDK得自己有授权哈。平时折腾模拟IC的也可以一起唠唠有啥坑也可以互相避避。