何时DCDC预降压+LDO二次线性稳压？

LDO 核心选型分界结论及优化要点核心选型分界结论以LDO输入输出压差ΔV为核心判断指标结合输出功率、场景约束通用选型规则如下通用强制分界点当ΔV≥2V且输出功率≥100mW对应你之前的5V转3V70mA工况优先采用「DCDC预降压LDO二次线性稳压」的两级架构当ΔV≥3V时无论小功率强烈建议两级架构而非单LDO直接输出。非压差优先触发场景若存在散热受限、电池供电、宽输入电压波动、极致低噪声需求哪怕ΔV在1~2V区间也建议采用两级架构。单LDO优先场景当ΔV1V时几乎所有场景都直接用单LDO两级架构的综合效率、成本、复杂度均无优势。一、压差分档的详细选型逻辑所有判断的底层核心是LDO的固定损耗公式P_loss ΔV × I_outLDO的压差损耗会100%转化为热量效率仅由输入输出电压比决定这是两级架构的核心优化目标。1. 第一档ΔV1V → 单LDO绝对优先底层逻辑此区间单LDO的理想效率≥Vout/(Vout1V)比如3V输出时效率≥75%3.3V输出时≥76.7%已经接近DCDC的典型效率两级架构无效率优势。损耗控制哪怕1A大电流最大损耗仅1W常规贴片封装SOT-223、DFN均可无压力散热无需额外散热片。唯一例外仅极致低噪声的射频/高精度仪表场景为了最大化LDO的纹波抑制比会用DCDC预降压到LDO最小压差0.2V裕量除此之外全场景单LDO。2. 第二档1V≤ΔV2V → 按输出电流/场景判断小电流场景I_out≤100mAP_loss≤200mW单LDO优先。比如你之前的5V转3V70mA刚好卡在2V临界值损耗仅140mW普通消费级场景单LDO完全够用发热可忽略。中大功率场景I_out≥300mAP_loss≥300mW两级架构优先。比如5V转3.3V1AΔV1.7V单LDO损耗1.7W需要大封装散热片而两级架构可将LDO的压差压缩到0.3V损耗仅0.3W发热降低82%综合效率从66%提升至80%以上。特殊场景触发电池供电、密闭无散热、工业高温环境≥85℃哪怕I_out100mA也建议两级架构。3. 第三档ΔV≥2V → 两级架构通用优先底层逻辑此区间单LDO的理想效率≤Vout/(Vout2V)3V输出时效率≤60%3.3V输出时≤62.3%损耗占比超过40%发热、效率问题凸显。临界工况你之前的5V转3V70mA刚好卡在这个分界点普通场景单LDO可用但如果是给精密模拟电路供电、电池供电两级架构优势明显。强制推荐当ΔV≥3V时无论小功率都强烈建议两级。比如12V转3V50mA单LDO损耗450mW效率仅25%而两级架构先DCDC降到3.3VLDO损耗仅15mW综合效率可达85%发热降低97%同时LDO的供电稳定性、纹波抑制能力大幅提升。4. 第四档ΔV≥5V宽压输入如车载12V、工业24V→ 必须两级架构此场景单LDO的效率普遍低于40%哪怕10mA的小电流24V转3V的损耗也有210mW长期工作温升显著同时高压LDO的成本高、纹波抑制比在大压差下大幅下降供电质量反而不如两级架构。典型案例车载9-36V转3.3V100mA单LDO最大损耗3.27W直接超出常规封装的额定功耗两级架构先DCDC降到5VLDO损耗仅0.17W完全无散热压力。二、除压差外触发两级架构的核心场景高供电质量优先哪怕压差不足2V只要满足以下需求也建议采用两级架构核心是为了极致的供电稳定性和低噪声极致低噪声/高精密供电需求射频电路、高精度ADC/DAC、音频运放、精密传感器等μV级纹波敏感场景优先两级架构。DCDC先滤除输入侧的电网纹波、浪涌、共模干扰再将LDO的输入输出压差压缩到极小值让LDO工作在纹波抑制比PSRR最优的区间其噪声性能会比大压差单LDO提升20~40dB供电质量实现质的飞跃。散热严格受限场景密闭外壳、便携设备、无散热设计的PCB、工业高温环境单LDO哪怕200mW的损耗也会导致腔体内部温升过高影响周边器件稳定性。两级架构可将LDO的损耗降低80%以上彻底解决发热问题。宽输入电压/波动剧烈场景车载电源、锂电池供电满电到欠压的宽范围、工业电网等输入波动超过±20%的场景大压差下LDO的线性调整率会显著下降输出电压稳定性变差。两级架构中DCDC先将宽波动的输入预稳压到固定值LDO输入电压几乎无波动输出稳定性、瞬态响应性能都会大幅提升。电池供电/低功耗续航需求便携设备、物联网终端等电池供电场景哪怕ΔV1.5V两级架构的综合效率也比单LDO高20%以上可显著延长续航。比如锂电池4.2V转3V100mA单LDO效率71.4%两级架构综合效率85%续航提升19%。三、两级架构的最优设计要点保障供电质量核心DCDC输出电压的最优设定核心原则DCDC输出电压 LDO输出电压 LDO最小压差 0.2~0.3V裕量举例LDO输出3V最小压差100mV100mADCDC输出设为3.3V即可。此时LDO压差仅0.3V损耗仅为5V直接输入的15%同时工作在PSRR最优区间噪声最低。禁忌不要把DCDC输出电压设得过高否则会失去两级架构的低损耗、低发热优势。器件选型匹配DCDC选同步Buck型优先低纹波、低EMI的型号开关频率避开敏感电路的频段预留π型滤波电路。LDO选高PSRR、低噪声的CMOS型LDO最小压差适配预降压后的电压避免用BJT型LDO压差大、静态电流高。PCB布局优化DCDC的开关回路尽量缩小远离LDO输出端和敏感模拟电路LDO的输入输出电容靠近引脚摆放形成独立电源域避免DCDC的开关噪声串入LDO输出。四、关键误区澄清误区1低压差LDO能解决大压差的效率问题低压差LDO的「低压差」仅指其能正常稳压的最小输入输出压差不会改变大压差场景下的效率公式。比如5V转3V哪怕LDO最小压差只有100mV理想效率依然只有60%和普通LDO无区别。只有当输入输出压差接近最小压差时低压差LDO才能体现优势。误区2两级架构的效率一定比单LDO低两级架构的综合效率 DCDC效率 × LDO效率。比如ΔV2V的5V转3V场景单LDO效率60%两级架构DCDC效率90%LDO效率91%3.3V转3V综合效率81.9%远高于单LDO。只有当ΔV1V时两级架构的综合效率才会低于单LDO。误区3只要压差够大就必须用两级架构超小电流场景比如I_out≤10μA的待机电路哪怕ΔV10V12V转3V损耗仅90μW完全可以用高压LDO无需两级架构。因为DCDC的静态功耗普遍在μA级甚至可能超过负载电流反而导致综合效率更低。针对你5V转3V70mA、高供电质量需求的最终建议普通数字电路、消费级常温场景直接用单LDO如XC6206、RT9193即可140mW的损耗无发热风险方案极简成本极低。精密模拟/射频/低噪声需求、电池供电、散热受限场景采用两级架构先同步Buck DCDC降到3.3V再用高PSRR低噪声LDO转3V。此方案LDO损耗仅21mW发热几乎可忽略电源纹波抑制比提升30dB以上供电质量远优于单LDO同时综合效率提升30%以上。