手把手教你用STM32F103的SPI2驱动FPGA（附Verilog从机代码）

STM32与FPGA的SPI通信实战从硬件连接到代码调试全解析在嵌入式系统开发中处理器与可编程逻辑器件的协同工作变得越来越常见。STM32作为广泛使用的微控制器与FPGA的高速通信是实现复杂系统功能的关键。本文将带你从零开始完成STM32F103与Xilinx Spartan-6 FPGA之间的SPI通信系统搭建涵盖硬件连接、STM32配置、FPGA从机设计以及实际调试技巧。1. 硬件连接与SPI协议基础SPISerial Peripheral Interface是一种高速、全双工的同步串行通信接口以其简单高效的特点广泛应用于芯片间通信。在STM32与FPGA的通信场景中我们需要特别关注以下几个硬件细节引脚连接对照表STM32F103引脚FPGA引脚功能说明PB13 (SCK)对应时钟输入串行时钟线主设备输出PB14 (MISO)对应MISO主设备输入从设备输出PB15 (MOSI)对应MOSI主设备输出从设备输入PC3 (NSS)对应CS片选信号低电平有效注意实际连接时需确认FPGA开发板的引脚电压是否与STM32兼容通常为3.3V必要时需添加电平转换电路。SPI有四种工作模式由CPOL时钟极性和CPHA时钟相位决定模式0CPOL0CPHA0空闲时SCK低电平数据在奇数边沿采样模式1CPOL0CPHA1空闲时SCK低电平数据在偶数边沿采样模式2CPOL1CPHA0空闲时SCK高电平数据在奇数边沿采样模式3CPOL1CPHA1空闲时SCK高电平数据在偶数边沿采样本实验采用模式3这是许多FPGA器件默认支持的SPI模式。在这种模式下空闲时SCK保持高电平数据在SCK的上升沿采样片选信号(CS)低电平有效2. STM32主设备配置详解STM32的SPI外设功能强大但配置复杂下面我们使用标准外设库进行初始化。关键点在于时钟配置、引脚复用和SPI参数设置。2.1 SPI初始化代码实现// SPI2初始化函数 void SPI2_Init(void) { SPI_InitTypeDef SPI_InitStructure; GPIO_InitTypeDef GPIO_InitStructure; // 使能SPI2和GPIO时钟 RCC_APB1PeriphClockCmd(RCC_APB1Periph_SPI2, ENABLE); RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOB | RCC_APB2Periph_GPIOC, ENABLE); // 配置SPI引脚 // SCK(PB13), MOSI(PB15) 复用推挽输出 GPIO_InitStructure.GPIO_Pin GPIO_Pin_13 | GPIO_Pin_15; GPIO_InitStructure.GPIO_Mode GPIO_Mode_AF_PP; GPIO_InitStructure.GPIO_Speed GPIO_Speed_50MHz; GPIO_Init(GPIOB, GPIO_InitStructure); // MISO(PB14) 浮空输入 GPIO_InitStructure.GPIO_Pin GPIO_Pin_14; GPIO_InitStructure.GPIO_Mode GPIO_Mode_IN_FLOATING; GPIO_Init(GPIOB, GPIO_InitStructure); // CS(PC3) 普通推挽输出 GPIO_InitStructure.GPIO_Pin GPIO_Pin_3; GPIO_InitStructure.GPIO_Mode GPIO_Mode_Out_PP; GPIO_Init(GPIOC, GPIO_InitStructure); // SPI参数配置 SPI_InitStructure.SPI_Direction SPI_Direction_2Lines_FullDuplex; SPI_InitStructure.SPI_Mode SPI_Mode_Master; SPI_InitStructure.SPI_DataSize SPI_DataSize_8b; SPI_InitStructure.SPI_CPOL SPI_CPOL_High; // CPOL1 SPI_InitStructure.SPI_CPHA SPI_CPHA_2Edge; // CPHA1 SPI_InitStructure.SPI_NSS SPI_NSS_Soft; // 软件控制片选 SPI_InitStructure.SPI_BaudRatePrescaler SPI_BaudRatePrescaler_4; // 18MHz SPI_InitStructure.SPI_FirstBit SPI_FirstBit_MSB; SPI_InitStructure.SPI_CRCPolynomial 7; SPI_Init(SPI2, SPI_InitStructure); // 使能SPI SPI_Cmd(SPI2, ENABLE); // 初始时CS置高 GPIO_SetBits(GPIOC, GPIO_Pin_3); }2.2 数据收发函数实现SPI通信是全双工的发送和接收同时进行。下面是基本的字节收发函数uint8_t SPI2_SendByte(uint8_t byte) { // 等待发送缓冲区空 while(SPI_I2S_GetFlagStatus(SPI2, SPI_I2S_FLAG_TXE) RESET); // 发送数据 SPI_I2S_SendData(SPI2, byte); // 等待接收缓冲区非空 while(SPI_I2S_GetFlagStatus(SPI2, SPI_I2S_FLAG_RXNE) RESET); // 返回接收到的数据 return SPI_I2S_ReceiveData(SPI2); }在实际应用中我们通常会封装更高级的通信函数void SPI2_WriteBuffer(uint8_t* pBuffer, uint16_t NumByteToWrite) { GPIO_ResetBits(GPIOC, GPIO_Pin_3); // CS拉低 while(NumByteToWrite--) { SPI2_SendByte(*pBuffer); pBuffer; } GPIO_SetBits(GPIOC, GPIO_Pin_3); // CS拉高 } void SPI2_ReadBuffer(uint8_t* pBuffer, uint16_t NumByteToRead) { GPIO_ResetBits(GPIOC, GPIO_Pin_3); // CS拉低 while(NumByteToRead--) { *pBuffer SPI2_SendByte(0xFF); // 发送哑元数据读取 pBuffer; } GPIO_SetBits(GPIOC, GPIO_Pin_3); // CS拉高 }3. FPGA从机Verilog实现FPGA作为SPI从设备需要精确检测时钟边沿并同步处理数据。以下是基于Xilinx Spartan-6的Verilog实现关键部分。3.1 边沿检测与状态机设计// SPI从机模块 module spi_slave ( input clk, // FPGA系统时钟 input rst_n, // 复位信号 input CS_N, // 片选信号低有效 input SCK, // SPI时钟 input MOSI, // 主出从入 output reg MISO, // 主入从出 output reg [1:0] led // 状态指示灯 ); // 边沿检测寄存器 reg sck_r0, sck_r1; wire sck_rising, sck_falling; always (posedge clk or negedge rst_n) begin if(!rst_n) begin sck_r0 1b0; sck_r1 1b0; end else begin sck_r0 SCK; sck_r1 sck_r0; end end assign sck_rising (~sck_r1 sck_r0); // 上升沿检测 assign sck_falling (sck_r1 ~sck_r0); // 下降沿检测 // 接收状态机 reg [2:0] rx_state; reg [7:0] rx_data; reg rx_done; always (posedge clk or negedge rst_n) begin if(!rst_n) begin rx_state 3d0; rx_data 8h00; rx_done 1b0; end else if(CS_N) begin rx_state 3d0; rx_done 1b0; end else if(sck_rising) begin case(rx_state) 3d0: begin rx_data[7] MOSI; rx_state 3d1; end 3d1: begin rx_data[6] MOSI; rx_state 3d2; end 3d2: begin rx_data[5] MOSI; rx_state 3d3; end 3d3: begin rx_data[4] MOSI; rx_state 3d4; end 3d4: begin rx_data[3] MOSI; rx_state 3d5; end 3d5: begin rx_data[2] MOSI; rx_state 3d6; end 3d6: begin rx_data[1] MOSI; rx_state 3d7; end 3d7: begin rx_data[0] MOSI; rx_done 1b1; rx_state 3d0; end default: rx_state 3d0; endcase end else begin rx_done 1b0; end end // 发送状态机 reg [2:0] tx_state; reg [7:0] tx_data 8b00011000; // 固定发送数据 always (posedge clk or negedge rst_n) begin if(!rst_n) begin tx_state 3d0; MISO 1b0; end else if(CS_N) begin tx_state 3d0; MISO 1b0; end else if(sck_falling) begin case(tx_state) 3d0: begin MISO tx_data[7]; tx_state 3d1; end 3d1: begin MISO tx_data[6]; tx_state 3d2; end 3d2: begin MISO tx_data[5]; tx_state 3d3; end 3d3: begin MISO tx_data[4]; tx_state 3d4; end 3d4: begin MISO tx_data[3]; tx_state 3d5; end 3d5: begin MISO tx_data[2]; tx_state 3d6; end 3d6: begin MISO tx_data[1]; tx_state 3d7; end 3d7: begin MISO tx_data[0]; tx_state 3d0; end default: tx_state 3d0; endcase end end // 接收数据处理 always (posedge clk or negedge rst_n) begin if(!rst_n) begin led 2b00; end else if(rx_done) begin case(rx_data) 8d123: led[0] 1b1; // 收到123点亮LED0 8d245: led[1] 1b1; // 收到245点亮LED1 default: ; endcase end end endmodule3.2 FPGA设计注意事项时钟域交叉处理SPI的SCK信号与FPGA系统时钟属于不同时钟域需要进行同步处理。上述代码通过两级寄存器实现了简单的同步。建立保持时间确保FPGA在SCK边沿采样时数据已经稳定。模式3中数据在上升沿采样因此主设备应在下降沿更新MOSI数据。片选信号作用CS_N信号不仅用于使能从设备还常用于重置从设备的通信状态机。在Verilog代码中我们看到当CS_N为高时状态机被重置。4. 系统调试与波形分析完成硬件连接和代码编写后系统调试是确保通信正常的关键步骤。以下是常见的调试方法和技巧。4.1 调试工具准备逻辑分析仪如Saleae Logic Analyzer用于捕获SPI总线信号示波器观察信号质量和时序关系串口调试助手查看STM32打印的调试信息4.2 常见问题排查问题1无通信或数据全为0xFF可能原因及解决方案检查硬件连接是否正确特别是SCK和MOSI/MISO是否交叉确认片选信号是否正常拉低测量SCK信号是否正常输出检查SPI模式设置是否一致主从设备CPOL/CPHA设置必须相同问题2数据错位或位错误可能原因采样边沿不对检查CPHA设置时钟极性错误检查CPOL设置时钟频率过高导致建立保持时间不足降低SPI时钟分频4.3 典型SPI模式3波形分析正常通信时示波器或逻辑分析仪应捕获到如下波形特征空闲时SCK保持高电平片选CS拉低后SCK开始产生时钟脉冲MOSI数据在SCK上升沿前稳定在上升沿被从设备采样MISO数据在SCK下降沿变化在下一个上升沿被主设备采样以下是一个完整的SPI通信事务示例发送0x55接收0x18CS : ___|¯¯¯¯¯¯¯¯¯¯|_________________________ SCK : ¯¯¯|_|¯|_|¯|_|¯|_|¯|_|¯|_|¯|_|¯|_|¯¯¯¯¯ MOSI : XXXXXX|5|5|5|5|5|5|5|5|XXXXXXXXXXXXXX MISO : XXXXXX|1|8|1|8|1|8|1|8|XXXXXXXXXXXXXX ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ CS bit7 bit05. 性能优化与高级应用基础通信实现后可以考虑以下优化方案提升系统性能。5.1 DMA加速SPI传输对于大数据量传输使用DMA可以显著减轻CPU负担void SPI2_DMA_Init(void) { DMA_InitTypeDef DMA_InitStructure; // 使能DMA时钟 RCC_AHBPeriphClockCmd(RCC_AHBPeriph_DMA1, ENABLE); // 配置DMA通道SPI2_TX对应DMA1通道5 DMA_DeInit(DMA1_Channel5); DMA_InitStructure.DMA_PeripheralBaseAddr (uint32_t)SPI2-DR; DMA_InitStructure.DMA_MemoryBaseAddr (uint32_t)0; // 运行时设置 DMA_InitStructure.DMA_DIR DMA_DIR_PeripheralDST; DMA_InitStructure.DMA_BufferSize 0; // 运行时设置 DMA_InitStructure.DMA_PeripheralInc DMA_PeripheralInc_Disable; DMA_InitStructure.DMA_MemoryInc DMA_MemoryInc_Enable; DMA_InitStructure.DMA_PeripheralDataSize DMA_PeripheralDataSize_Byte; DMA_InitStructure.DMA_MemoryDataSize DMA_MemoryDataSize_Byte; DMA_InitStructure.DMA_Mode DMA_Mode_Normal; DMA_InitStructure.DMA_Priority DMA_Priority_High; DMA_InitStructure.DMA_M2M DMA_M2M_Disable; DMA_Init(DMA1_Channel5, DMA_InitStructure); // 使能SPI DMA发送请求 SPI_I2S_DMACmd(SPI2, SPI_I2S_DMAReq_Tx, ENABLE); } void SPI2_DMA_Send(uint8_t* buffer, uint16_t length) { // 等待DMA空闲 while(DMA_GetCmdStatus(DMA1_Channel5) ! DISABLE); // 配置DMA DMA1_Channel5-CMAR (uint32_t)buffer; DMA1_Channel5-CNDTR length; // 启动DMA传输 DMA_Cmd(DMA1_Channel5, ENABLE); // 拉低片选 GPIO_ResetBits(GPIOC, GPIO_Pin_3); // 等待传输完成 while(!DMA_GetFlagStatus(DMA1_FLAG_TC5)); DMA_ClearFlag(DMA1_FLAG_TC5); // 拉高片选 GPIO_SetBits(GPIOC, GPIO_Pin_3); }5.2 双缓冲通信机制在FPGA端实现双缓冲可以提高通信效率// 双缓冲接收设计 reg [7:0] rx_buffer[0:1]; reg buffer_sel; always (posedge clk or negedge rst_n) begin if(!rst_n) begin buffer_sel 1b0; end else if(rx_done) begin rx_buffer[buffer_sel] rx_data; buffer_sel ~buffer_sel; end end // 主逻辑可以读取非当前写入的缓冲区 wire [7:0] processed_data rx_buffer[~buffer_sel];5.3 错误检测与处理增强通信可靠性的措施CRC校验在数据包中添加CRC校验字节超时机制STM32端检测通信超时重试机制自动重传错误数据包心跳包定期发送检测连接状态#define SPI_TIMEOUT 1000 // 1ms超时 uint8_t SPI2_SendByte_Timeout(uint8_t byte) { uint32_t timeout SPI_TIMEOUT; // 等待发送缓冲区空 while(SPI_I2S_GetFlagStatus(SPI2, SPI_I2S_FLAG_TXE) RESET) { if((timeout--) 0) return 0xFF; } // 发送数据 SPI_I2S_SendData(SPI2, byte); timeout SPI_TIMEOUT; // 等待接收缓冲区非空 while(SPI_I2S_GetFlagStatus(SPI2, SPI_I2S_FLAG_RXNE) RESET) { if((timeout--) 0) return 0xFF; } // 返回接收到的数据 return SPI_I2S_ReceiveData(SPI2); }6. 实际项目中的应用案例在工业控制系统中STM32FPGA的组合非常常见。以下是一个温度采集系统的实现方案系统架构STM32作为主控制器负责用户接口和系统管理FPGA实现高速数据采集和预处理SPI用于传输配置命令和采集数据通信协议设计命令字节功能描述数据字节0x01读取温度无0x02设置采样率1字节分频系数0x03读取状态无FPGA端命令处理// 命令解析模块 always (posedge clk or negedge rst_n) begin if(!rst_n) begin sample_div 8d99; // 默认采样分频 end else if(rx_done buffer_sel) begin case(rx_buffer[~buffer_sel]) 8h01: begin // 准备温度数据 tx_data temperature_value; end 8h02: begin // 设置采样率 if(rx_done !buffer_sel) begin sample_div rx_data; end end 8h03: begin // 返回状态 tx_data {6h00, over_temp, busy}; end default: ; endcase end endSTM32端数据采集流程float ReadTemperature(void) { uint8_t cmd 0x01; uint8_t temp_data[2]; SPI2_WriteBuffer(cmd, 1); Delay(10); // 等待FPGA准备数据 SPI2_ReadBuffer(temp_data, 2); return (temp_data[0] temp_data[1]/256.0f); }在完成基础通信后尝试发送不同数据观察FPGA的LED响应并使用逻辑分析仪捕获通信波形。遇到问题时首先检查硬件连接然后逐步验证SPI配置参数。实际项目中STM32与FPGA的SPI通信稳定运行在18MHz频率下满足大多数应用场景的需求。