SDF 文件深度解析

从格式解读到反标注实战一文搞懂时序仿真的灵魂文件| 数字后端工程师必读 | STA GLS 实战 | 避坑指南 |01 你的门级仿真有没有踩过这些坑做了几年芯片最怕的不是综合报warning也不是PR跑不完——而是门级仿真GLS跑出来波形对不上一看SDF文件一头雾水。场景一反标注完跑仿真满屏的 NOTIFIER 警告setup/hold violation 乱飞场景二SDF文件里看到 (1030:1030:1030) 这种三元组不知道哪个值才会被仿真器使用场景三工具生成的SDF里 PORT 和 IOPATH 都有不知道有没有重复计算场景四TIMESCALE写的是 1 ps仿真器用的是 1 ns延迟值差了1000倍芯片没跑完就结束了。SDFStandard Delay Format是ASIC/FPGA时序仿真的灵魂文件读懂它能让你的GLS少踩90%的坑。今天就带大家把这个文件彻底拆开来看。02 SDF 是什么它在流程里的位置2.1 SDF 的本质SDF全称 Standard Delay Format是一种标准的 ASCII 文本格式用于存储数字电路中各单元Cell的时序延迟数据。它由 OVIOpen Verilog International制定最常用的版本是 2.1 和 3.0。它的核心使命只有一件事把后端工具PT/Tempus计算出的真实延迟数据注入到门级仿真环境中。2.2 SDF 文件的整体结构打开任何一个 .sdf 文件你会看到它分为两大部分文件头Header记录版本、设计名、工具信息、时间精度等全局信息CELL 块Body每个 CELL 对应一个标准单元实例包含该单元的延迟和时序检查数据以下是一个完整的文件头示例(DELAYFILE(SDFVERSION 2.1) ; SDF标准版本号(DESIGN sj_maf) ; 设计顶层模块名(DATE 07/25/2005 16:24:43) ; 文件生成时间(VENDOR Altera) ; EDA工具厂商(PROGRAM Quartus II) ; 生成工具名称(VERSION Version 4.2 ...) ; 工具版本号(DIVIDER .) ; 层次分隔符, . 或 /(VOLTAGE 4.75 : 4.75 : 4.75); best:nom:worst 电压(PROCESS best1.0:nom1.0:worst1.0) ; 工艺因子(TEMPERATURE 85 : 85 : 85) ; best:nom:worst 温度(摄氏度)(TIMESCALE 1 ps) ; !! 时间精度非常关键 !!) 避坑 #1TIMESCALE 必须与仿真器时间精度一致若SDF写 1 ps仿真器timescale 是 1 ns所有延迟值将被放大1000倍导致时序完全错误。03 看懂三元组 (min : typ : max)告别看天书SDF里所有的延迟值几乎都以三元组形式出现例如(PORT datab (1030:1030:1030) (1030:1030:1030)); 格式(min : typ : max) 第一个元组上升延迟 第二个元组下降延迟; 含义; min Best Case (FF工艺角, 低温低压) -- 最快延迟; typ Nominal (TT工艺角, 常温常压) -- 典型延迟; max Worst Case (SS工艺角, 高温高压) -- 最慢延迟3.1 仿真器会用哪个值这是很多工程师的疑问。答案是取决于你在仿真器中如何调用。仿真调用方式使用的延迟值典型场景$sdf_annotate(f.sdf, top);typ典型值功能验证快速检查sdftyp../f.sdftyp典型值VCS命令行典型仿真sdfmax../f.sdfmax最差值Setup时序签核sdfmin../f.sdfmin最快值Hold时序签核$sdf_annotate(..., MAXIMUM)maxSystemVerilog方式 实战建议Sign-Off级别的GLS应分别用 max 角跑Setup检查用 min 角跑Hold检查两个都过才算真正收敛。3.2 rvalue 跳变类型你真的需要12种吗SDF支持对不同信号跳变方向单独指定延迟叫做 rvalue。总共有12种跳变但实际工具生成时通常只用1~3种组数含义覆盖的跳变1个值所有跳变统一0-1, 1-0, 0-z, z-1 等全部2个值上升/下降分开第1个上升(0-1,z-1,0-z)第2个下降3个值上升/下降/高阻上升下降Z态跳变各一6个值前6种跳变各一0-1, 1-0, 0-z, z-1, 1-z, z-012个值全部12种最精确工具较少生成04 CELL 块深度拆解PORT、IOPATH 傻傻分不清CELL块是SDF的核心数据单元完整结构如下(CELL(CELLTYPE stratix_asynch_lcell) ; 单元类型库名(INSTANCE U0_ctr|CntDlyScanEnd_i_0__Z.lecomb); 实例层次路径(DELAY(ABSOLUTE ; 绝对延迟直接替换(PORT datab (1030:1030:1030) (1030:1030:1030)) ; 输入端口连线延迟(PORT datac (2240:2240:2240) (2240:2240:2240)) ; 另一输入端口延迟(IOPATH datab regin (562:562:562) (562:562:562)) ; 内部传播延迟(IOPATH datab cout0 (395:395:395) (395:395:395)) ; datab到cout0路径(IOPATH datab cout1 (392:392:392) (392:392:392)) ; datab到cout1路径)))4.1 PORT 延迟 vs IOPATH 延迟PORT 延迟描述信号从外部互连线interconnect进入本单元输入管脚时引入的延迟本质是布线延迟Net Delay。IOPATH 延迟描述信号在单元内部从输入管脚传播到输出管脚的延迟本质是单元本征延迟Cell Intrinsic Delay。 避坑 #2PORT 和 IOPATH 不要重复计算如果SDF中某路径已标注了PORT延迟互连线延迟再在同一路径的IOPATH中加入线延迟就是双重计算会导致仿真时序悲观false fail满天飞。4.2 ABSOLUTE vs INCREMENT关键字含义何时使用ABSOLUTE完全替换已有的延迟值绝大多数情况GLS标准做法INCREMENT在已有延迟值基础上叠加需要叠加额外延迟的特殊场景慎用05 时序检查TIMINGCHECK让仿真器替你当时序警察SDF的TIMINGCHECK段让仿真器能在运行时主动检查时序违例这是GLS中最重要的部分之一。5.1 四大检查类型(TIMINGCHECK; SETUP数据信号在CLK上升沿前必须稳定的最小时间(SETUP (posedge I) (posedge CLK) (360:360:360)); HOLD数据信号在CLK上升沿后必须保持稳定的最小时间(HOLD (posedge I) (posedge CLK) (0:0:0)); WIDTH时钟或复位脉冲的最小宽度(WIDTH (posedge CLK) (2300:2300:2300)) ; 正脉冲最小2.3ns(WIDTH (negedge CLK) (2300:2300:2300)) ; 负脉冲最小2.3ns(WIDTH (posedge RST) (4000:4000:4000)) ; RST正脉冲最小4ns; RECOVERY异步复位释放后到下一个CLK有效沿的最小间隔(RECOVERY (negedge RST) (posedge CLK) (500:500:500)))检查类型针对信号类型违例后果紧急程度SETUP同步数据端口寄存器采样错误数据高HOLD同步数据端口寄存器采样噪声/毛刺高WIDTH时钟/复位信号脉冲过窄导致逻辑异常中RECOVERY异步复位/置位复位释放后立刻被重新复位高 实战经验HOLD值为(0:0:0)时表示无Hold约束这在大多数标准单元库中是正常的。但如果你的设计里有大量CDC路径要特别注意HOLD是否合理。06 实操PrimeTime 生成 SDF 并完成 GLS 反标注6.1 PrimeTime 生成 SDF# Step 1: 读入网表和时序库read_verilog netlist_top.vlink_design topread_sdc constraints.sdc# Step 2: 生成SDF文件write_sdf \-version 2.1 \ ; 指定SDF版本-context pi_to_po \ ; 生成PI到PO的延迟含互连-edge_merging on \ ; 合并上升/下降延迟为单值-recrem_split off \ ; recovery/removal不拆分output_signoff.sdf# Step 3: 生成不同角点的SDFset_operating_conditions -max WCCOM -min BCCOMwrite_sdf -version 2.1 output_maxmin.sdf6.2 VCS 仿真器读取 SDF// 方法一在testbench中用系统任务推荐initial begin$sdf_annotate(output_signoff.sdf, // SDF文件路径top_tb.u_dut, // 被标注的模块实例, // 可选config文件sdf_annotate.log, // 标注日志文件MAXIMUM, // 选取max延迟Setup检查1.0:1.0:1.0, // scaling factorFROM_MAXIMUM // 三元组选取模式);end// 方法二VCS命令行参数快速切换角点// Setup角vcs sdfmaxoutput_signoff.sdf top_tb.sv -R// Hold角 vcs sdfminoutput_signoff.sdf top_tb.sv -R6.3 真实寄存器单元SDF完整解读以一个真实的寄存器单元为例完整看懂每一行的含义(CELL(CELLTYPE stratix_lcell_register) ; 寄存器类型单元(INSTANCE U1_mov|emrnm_wdatq_prec5_14__Z.lereg)(DELAY(ABSOLUTE; aclr异步清零输入端的互连延迟(PORT aclr (4212:4212:4212) (4212:4212:4212)); clk 输入端的互连延迟时钟树延迟在这里体现(PORT clk (4072:4072:4072) (4072:4072:4072)); CLK上升沿到寄存器输出 regout 的 Tcq时钟到Q延迟(IOPATH (posedge clk) regout (202:202:202) (202:202:202)); ACLR上升沿强制清零到输出的延迟(IOPATH (posedge aclr) regout (243:243:243) (243:243:243))))(TIMINGCHECK; datain 相对 CLK 上升沿的 Setup 时间11ps(SETUP datain (posedge clk) (11:11:11)); datain 相对 CLK 上升沿的 Hold 时间114ps(HOLD datain (posedge clk) (114:114:114))))Tcq 202ps时钟上升沿到Q端输出的传播延迟这是寄存器最关键的时序参数之一直接影响 Data Required Time。07 总结SDF 实战避坑速查表把所有避坑知识汇总成一张表收藏备用编号坑的描述正确做法#1TIMESCALE与仿真器不一致SDF中1ps对应仿真器timescale 1ps/1ps严格对齐#2PORT与IOPATH重复计算延迟PORT互连延迟IOPATH单元延迟各司其职不叠加#3不知道仿真用了哪个角点值用sdfmax/sdfmin明确指定或$sdf_annotate第5参数#4DIVIDER用/但设计层次用.DIVIDER与网表层次分隔符保持一致否则标注失败#5HOLD值为0就以为没Hold约束Hold0是合法约束表示CLK沿后数据不立即变化即可#6GLS没读SDF就认为时序仿真OK无SDF的门级仿真功能仿真不具备时序签核意义#7使用INCREMENT而不是ABSOLUTE99%场景用ABSOLUTEINCREMENT叠加可能引入误差记住SDF文件不只是工具输出的黑盒文件读懂它你能更快定位GLS中的时序问题也能更深刻理解你的设计在真实工艺下的行为。