一文快速搞懂I2C测试原理和测试方法

1. I2C概述I2CInter-Integrated Circuit中文应该叫集成电路总线它是一种串行通信总线使用多主从架构是由飞利浦公司在1980年代初设计的方便了主板、嵌入式系统或手机与周边设备组件之间的通讯。由于其简单性它被广泛用于微控制器与传感器阵列显示器IoT设备EEPROM等之间的通信。I2C总线支持任何IC生产过程NMOS、CMOS、双极性。两线串行数据SDA和串行时钟SCL线存在连接到总线的器件间传递信息。每个器件都有唯一的地址识别无论是微控制器、LCD驱动器、存储器或者键盘接口而且都可以作为一个发送器或接收器由器件的功能决定。2. I2C速率模式名称缩写最大速率方向/ACK典型上拉电阻总线电容常用场景标准模式Sm100 kbps双向 / 有 ACK10kΩ400pFEEPROM、RTC、普通传感器快速模式Fm400 kbps双向 / 有 ACK4.7kΩ~10kΩ400pF陀螺仪、触摸屏、音频Codec快速增强模式Fm1 Mbps双向 / 有 ACK1kΩ~2.2kΩ550pF短距离高速外设、板间通信高速模式Hs3.4 Mbps双向 / 有 ACK需主动上拉100pF图像传感器、高速ADC超高速模式UFm5 Mbps单向写 / 无 ACK无严格要求短走线显示屏、LED 驱动3. I2C电气特性I2C使用开漏 (Open-Drain) 或开集 (Open-Collector) 输出并在同一条线路上配合输入缓冲器这使得单条数据线可以实现双向数据流。3.1. 开漏输出实现全双工通信“开漏”是指一种输出结构它既可以将总线拉低到特定电压通常为接地也可以“释放”总线让其通过上拉电阻Rpu被拉高。总线被释放时由上拉电阻负责将总线电压拉升至电源轨VCC。安全机制由于没有设备可以强制将线路驱动为高电平只能被电阻拉高因此总线永远不会出现“短路”通信故障即一个设备试图发送高电平而另一个发送低电平导致电源对地短路。多主机仲裁 规定如果多主机环境中的某个主机试图发送高电平但检测到线路为低电平被另一个设备拉低它必须停止通信因为此时总线正被占用。这种灵活性是推挽Push-pull接口所不具备的。设备通过激活下拉 FET 来将总线接地拉低或通过关闭 FET 呈现高阻态释放总线让上拉电阻将电压抬高。没有任何设备可以主动将总线保持在高电平这是实现双向通信的关键。当逻辑电路希望传输“低电平”时它会激活下拉 FET提供对地短路从而将线路拉低。2. 当主机或从机希望传输“高电平”时它只能通过关闭下拉 FET 来释放总线。此时总线处于浮空状态上拉电阻会将电压拉至电源轨这被解释为高电平。3.2. I2C上拉电阻I2C总线接上拉电阻主要原因如下实现信号的稳定I2C 协议采用开漏输出Open Drain的方式。在这种方式下器件输出低电平时有效输出高电平时是高阻态。接上拉电阻可以将处于高阻态的线路拉至高电平从而保证在没有设备驱动线路为低电平时线路能够保持稳定的高电平状态。增强驱动能力当多个设备连接到 I2C总线上时总线的负载会增加。上拉电阻能够提供一定的电流驱动能力确保信号在总线上的有效传输避免因负载过重导致信号失真或不稳定。保证空闲状态在I2C总线空闲时即没有设备进行通信时上拉电阻可以将 SDA和 SCL 线保持在高电平为下--次通信做好准备。提高干扰能力合适的上拉电阻可以提高总线的抗干扰性能减少外部噪声对信号的影响增强系统的可靠性。上拉电阻越大波形上升沿会变缓一定程度会影响IIC的时序可能会出现误码。上拉电阻也不能太小,如果太小了当IIC引脚输出低电平时灌进芯片IIC引脚的电流会变大可能会使IIC信号线的低电平变大同时I0口电流过大还可能烧坏芯片。4. I2C 数据传输方式I2C 是半双工、同步、串行通信总线仅两根线SCL时钟线主设备输出时钟SDA数据线双向收发开漏输出、上拉电阻1. 核心传输基础总线架构一主多从 / 多主多从电平逻辑​总线空闲SCL、SDA 均为高电平数据采样SCL 高电平期间SDA 保持稳定​数据切换SCL 低电平期间SDA 允许电平翻转​2. 传输单位以 1 Byte8bit 为单位高位先行MSB 先传每1字节后跟1位应答位(ACK/NACK)5. I2C协议I2C通信由 空闲状态、起始条件、地址位、读写标志位、应答位、数据位、停止条件 组成。起始和停止条件START/STOP当总线上有传输需求时主设备需要产生一个起始条件——SCL为高电平时SDA由高电平变为低电平下降沿标志传输开始。在START条件之后总线被视为繁忙。当所有数据都传输完成时主设备需要产生一个停止条件——SCL为高电平时SDA由低电平变为高电平上升沿标志传输结束。在STOP条件之后总线被视为空闲。2. 应答信号接收数据的 IC 在接收到 8bit 数据后向发送数据的 IC 发出特定的低电平脉冲表示已收到数据。 CPU 向受控单元发出一个信号后等待受控单元发出一个应答信号 CPU 接收到应答信号后根据实际情况作出是否继续传递信号的判断。若未收到应答信号由判断为受控单元出现故障。这些信号中起始信号是必需的结束信号和应答信号 都可以不要。3. 数据有效性I2C总线是单工因此同一时刻数据只有一个流向因此采样有效时钟也是单一的是在SCL时钟的高电平采样数据。I2C总线上SDA数据在SCL时钟低电平是可以发生变化但是在时钟高电平时必须稳定以便主从设备根据时钟采样数据。4. 数据空闲在起始条件产生后总线处于忙状态由本次数据传输的主从设备独占其他I2C器件无法访问总线;而在停止条件产生后本次数据传输的主从设备将释放总线总线再次处于空闲状态。5. I2C地址I2C 的读写地址本质是 7位设备地址 1位读写控制位 组合成的 8位字节在地址及数据方式上I2C 设备地址支持 7 位或 10 位其中 7 位地址应用更广泛读数据R从机→主机时主机会释放对 SDA 信号线的控制由从机控制 SDA主机接收信号写数据W主机→从机时SDA 由主机控制从机接收信号。6. I2C电气参数6.1. 通用类电气参数参数名称参数值备注总线输出结构开漏/开集输出需外接上拉电阻低电平输入电压最大值VIL(max)0.3×VDD取0.3×VDD与1.5V中较大值高电平输入电压最小值VIH(min)0.7×VDD取0.7×VDD与3.0V中较小值低电平输出电压最大值VOL(max)0.4V-引脚漏电流±10μA-总线电平逻辑0V代表低电平VDD代表高电平-6.2. 各速率模式时序电气参数参数类型参数符号标准模式Sm100kbps快速模式Fm400kbps快速增强模式Fm1Mbps高速模式Hs3.4Mbps超快速模式UFm5Mbps时钟频率fSCL(max)100kHz400kHz1MHz3.4MHz5MHz最大总线电容Cb(max)400pF400pF550pF100-400pF100pF上升时间tr(max)1000ns300ns120ns40-80ns20ns下降时间tf(max)300ns300ns300ns40-80ns20ns低电平驱动电流IOL(min)3mA3mA20mA3mA/30mA20mA时钟低电平时间tLOW≥4.7μs≥1.3μs≥0.5μs≥160ns-时钟高电平时间tHIGH≥4.0μs≥0.6μs≥0.26μs≥60ns-数据建立时间tSU;DAT≥250ns≥100ns≥50ns≥10ns-数据保持时间tHD;DAT≥0ns≥0ns≥0ns≥10ns-起始位建立时间tSU;STA≥4.7μs≥0.6μs≥0.26μs≥160ns-停止位建立时间tSU;STO≥4.0μs≥0.6μs≥0.26μs≥160ns-模式特性-双向通信、支持时钟拉伸双向通信、支持时钟拉伸双向通信、支持时钟拉伸双向通信、需专用上拉单向通信、无ACK、无时钟拉伸6.3. 上拉电阻参考选型工作电压标准模式/快速模式快速增强模式高速模式5V4.7kΩ1-2kΩ专用电流源上拉3.3V2.4kΩ1-1.5kΩ专用电流源上拉7. 常见I2C问题排查常见波形不良现象上升沿过慢上拉过大、走线太长、电容超标波形过冲/振铃无限流、走线串扰、缺少RC滤波高低电平畸形电源噪声、地弹、PWM/开关电源串扰低电平抬升上拉过小、灌电流不足、IO驱动能力弱现象根因解决措施全NACK无应答上拉缺失、从机未上电、地址错误、接线反接补配上拉、核对7/10位地址、检查供电低速正常、高速不通上升沿过慢、总线电容超标、时序不满足减小上拉电阻、缩短走线、降速或优化时序偶发断连、随机丢包电源纹波、地弹、串扰、走线分支过长SDA/SCL远离大功率走线、单点共地长时间运行卡死SDA死锁拉低、未发停止位、时钟拉伸未处理增加9个SCL时钟总线复位、软件容错波形过冲振铃阻抗不匹配、无阻尼、布线串扰增加小RC滤波、缩短高速I2C走线8. 示波器快速测试指导1. 通道配置CH1SCLCH2SDA耦合方式DC耦合带宽限制20MHz滤除高频干扰探头×10 倍率统一校准2. 触发设置触发源SCL/SDA触发类型边沿触发/协议解码触发抓取起始位SCL 高电平、SDA 下降沿触发3. 解码开启协议解码选择 I2C自动解析地址、读写位、数据、ACK/NACK直接一键读出tr、tf、建立/保持时间4. 关键测量项一键勾选上升时间、下降时间、周期、高电平宽度、低电平宽度