量子编译框架QClaw：模块化设计与硬件感知优化实践

1. 项目概述与核心价值最近在量子计算的开源社区里一个名为QuantumClaw/QClaw的项目引起了我的注意。这个名字本身就很有意思“Quantum”指向了其核心领域——量子计算而“Claw”则暗示了某种抓取、操控或接口的能力。简单来说QClaw 是一个旨在为量子计算软件栈提供高效、灵活且用户友好的中间件或工具集的项目。它试图解决一个在量子编程中日益凸显的痛点如何在不同层级的抽象从底层的量子比特门操作到高层的算法描述之间搭建一座既稳固又便捷的桥梁。如果你接触过量子编程无论是通过 IBM 的 Qiskit、谷歌的 Cirq 还是微软的 Q#你可能会发现虽然这些框架让编写量子算法变得相对容易但当你需要深入优化、跨平台编译或者将高级算法描述精准地“翻译”成特定硬件如超导量子处理器、离子阱所能理解的指令时往往会遇到不小的阻力。这个过程充满了“摩擦”编译器可能不够智能资源调度可能不够高效对硬件特性的抽象可能不够充分。QClaw 的目标正是要成为减少这种“摩擦”的润滑剂和增强工具。它不是要取代现有的量子软件开发工具包SDK而是希望成为它们背后一个强大的“引擎”或“工具箱”让开发者能更精细地控制量子程序的编译、优化和执行流程。这个项目适合哪些人呢首先是那些已经有一定量子计算基础不满足于仅仅调用现成算法库希望深入探究量子程序性能瓶颈和优化可能性的研究者与工程师。其次是量子硬件或软件平台的开发者他们需要一个模块化、可扩展的工具来集成和测试自己的编译链或模拟器。最后对于有志于进入量子软件工具链开发领域的进阶学习者剖析 QClaw 这样的项目能让你对量子计算软件栈的全貌有更深刻的理解远胜于仅仅使用高层 API。2. 项目架构与核心设计理念拆解要理解 QClaw我们不能把它看作一个单一的工具而应视为一个模块化的量子编译与优化框架。其设计哲学很可能围绕着几个核心原则可插拔性、多级中间表示和硬件感知优化。2.1 可插拔的编译器架构传统的量子编译器往往是一个“黑箱”或“灰箱”。你输入用高级语言如 Python 描述的量子电路它输出针对某个目标硬件的指令序列。中间过程对用户是不透明或难以干预的。QClaw 则可能采用了类似经典计算中 LLVM 的设计思想将编译过程分解为一系列清晰的、可独立替换的“Pass”遍或阶段。例如一个典型的量子程序编译流程可能包括前端解析将 Qiskit、Cirq 等不同框架的电路描述统一转换为 QClaw 的内部中间表示。逻辑优化在量子门级别进行优化例如合并连续的相同旋转门、消去冗余的量子门如两个连续的 Hadamard 门等于恒等操作。硬件映射将逻辑量子比特映射到物理量子比特上同时考虑硬件连接拓扑哪些量子比特之间可以直接进行双量子比特门操作。门分解将高级的、硬件不直接支持的门如 Toffoli 门、任意旋转门分解为硬件原生门集合如 {Rx, Ry, Rz, CNOT}。调度与路由在考虑硬件校准参数、串扰和退相干时间的情况下安排量子门执行的时序并通过插入 SWAP 操作来解决远程量子比特间的交互问题。后端代码生成生成最终的可执行格式可能是特定硬件的控制脉冲序列如 OpenQASM 3.0或者是模拟器的输入指令。QClaw 的核心价值在于它可能允许开发者像搭积木一样自定义这个流程中的每一个“Pass”。你可以替换掉默认的映射算法换上自己研究的最新算法可以插入一个专门用于错误缓解策略分析的 Pass甚至可以为一个尚在纸面上的新型量子处理器架构快速编写一个新的后端。这种可插拔性极大地提升了框架的灵活性和面向未来的扩展能力。2.2 多级中间表示为了实现上述可插拔的编译流程一个关键的设计是引入多级中间表示。IR 是编译器前端和后端之间的桥梁是程序在编译过程中的内部表达形式。高级 IR可能接近于算法描述包含丰富的类型信息和算法意图便于进行算法层面的分析和转换。中级 IR通常是量子门级别的电路表示但已经过一定程度的规范化是进行逻辑优化和硬件无关转换的主要舞台。低级 IR与硬件特性紧密绑定可能包含了具体的物理量子比特编号、门的持续时长、脉冲形状等信息用于最终的调度和代码生成。QClaw 很可能定义了一套自己的 IR 规范可能基于 MLIR 等现代编译器基础设施的理念并提供了在不同 IR 之间进行转换的工具。这使得优化可以在最合适的抽象层级上进行。例如在高级 IR 上可以做一些算法替换用更节省资源的变体算法而在低级 IR 上则进行精确的时序优化。2.3 硬件感知的优化策略“硬件感知”是量子编译区别于经典编译的一个显著特征。经典计算机的硬件如 CPU是高度标准化和抽象的而当前的量子处理器则各有各的“脾气”。QClaw 必须能够建模和利用这些硬件特性拓扑结构量子比特之间的连接图如线型、网格型、全连接型。编译器需要知道执行一个 CNOT 门需要经过多少步 SWAP 操作。原生门集硬件直接支持哪些单量子比特门和双量子比特门例如有些平台原生支持Rz和XX门而不是通用的U3和CNOT。校准数据每个量子比特的相干时间T1, T2、每个门的保真度、测量误差等。一个优秀的编译器应该倾向于将关键操作分配给保真度更高的量子比特和门。动态系统硬件参数会随时间漂移QClaw 可能需要支持与硬件校准系统联动使用最新的参数进行编译。QClaw 的优化器很可能内置了多种针对这些约束的算法如基于整数线性规划的映射算法、考虑退相干时间的动态调度算法等并且允许用户根据自己硬件的具体情况配置优化目标和权重。注意开源量子软件项目的一个常见挑战是其开发往往领先于硬件接口的标准化。因此QClaw 可能更侧重于提供一个强大的、可配置的优化框架而将部分硬件适配工作留给了社区或下游集成者。在评估和使用时需要关注其与目标硬件平台的集成成熟度。3. 核心模块与关键技术点解析基于上述架构分析我们可以深入 QClaw 可能包含的几个核心模块。虽然无法获取其确切的源代码结构但我们可以根据其项目目标推断出它必须解决的关键技术组件。3.1 统一前端接口与电路导入一个框架要想有生命力必须降低用户的接入成本。QClaw 极有可能提供了与主流量子 SDK 的对接接口。电路转换器提供将 Qiskit 的QuantumCircuit对象、Cirq 的Circuit对象、甚至是 OpenQASM 2.0/3.0 文本文件转换为 QClaw 内部 IR 的模块。这通常通过解析这些框架的中间表示或直接调用其 API 来实现。抽象语法树构建转换不仅仅是数据格式的变换更是语义的提取。前端需要构建一个包含量子寄存器、经典寄存器、量子门操作及其参数、测量操作等完整信息的 AST为后续的优化奠定基础。挑战与应对不同框架对量子门的定义、参数化方式、甚至量子电路的表示模型如基于门的电路 vs 基于测量的模型可能存在细微差别。一个健壮的前端需要妥善处理这些差异确保转换的保真度。3.2 中间表示与变换基础设施这是 QClaw 的“心脏”。一套设计良好的 IR 及其操作工具集是编译器的基石。IR 设计IR 可能采用类似 S 表达式的结构或者自定义的类对象体系。关键是要能同时表达量子电路的静态结构门序列和动态属性如门的可并行性、硬件约束。它可能需要支持“注解”用于附加优化信息如某个门的错误率估计、某个量子比特的相干时间。Pass 管理器这是实现可插拔性的核心。Pass 管理器负责注册、排序和执行各个优化 Pass。它需要处理 Pass 之间的依赖关系例如映射必须在门分解之后进行并允许用户通过配置文件或 API 自定义编译流水线。变换与重写规则提供了在 IR 上进行模式匹配和重写的工具。例如可以定义一个规则“当遇到连续的Rz(θ1)和Rz(θ2)门时将其重写为Rz(θ1θ2)”。这些规则是构建优化 Pass 的“乐高积木”。3.3 硬件映射与路由算法这是量子编译中研究最活跃、也最具挑战性的领域之一。QClaw 很可能集成或实现了多种算法。初始布局策略随机布局作为基准线。基于拓扑的布局尝试将电路中交互频繁的逻辑量子比特对映射到物理连接紧密的物理量子比特对上。基于噪声感知的布局将关键量子比特如存储重要数据的比特映射到相干时间更长、门保真度更高的物理比特上。动态路由与 SWAP 插入当电路需要执行一个连接图上不直接相连的两个量子比特间的双门时必须插入 SWAP 操作来交换量子态以“传递”交互能力。算法需要决定在何时、在何处插入 SWAP以最小化总门数或总电路深度。常用算法QClaw 可能实现了如SABRE一种基于启发式搜索的高效算法、基于A* 搜索的方法或者基于整数线性规划的精确方法适用于小规模电路。集成优化先进的映射器不会将布局和路由分开考虑而是进行联合优化。QClaw 的框架可能允许这样的集成算法更容易地被实现和测试。3.4 门分解与脉冲级优化对于追求极致性能或需要对接真实硬件的用户门分解和脉冲级优化是关键。通用门集分解如何将任意单量子比特门分解为硬件原生旋转门如Rz,Rx通常使用欧拉角分解Z-Y-Z 或 X-Y-X。对于双量子比特门如将任意 SU(4) 门分解为多个 CNOT 和单比特门的序列可能用到KAK分解或类似技术。脉冲级编译在超导量子计算等体系中量子门最终由微波脉冲实现。脉冲级编译将量子门序列转换为连续的、有时重叠的脉冲波形。这涉及到梯度优化使用 GRAPE、CRAB 等算法直接优化脉冲形状以实现目标门同时可能考虑硬件带宽限制、串扰等。失真校正由于控制线路的有限带宽设计的脉冲在到达量子比特时会失真需要预先进行逆失真滤波。QClaw 的定位它可能不直接实现复杂的脉冲优化算法这通常由硬件厂商的底层软件负责但会提供一个接口将优化后的低级 IR精确到门的时间和时序传递给下层的脉冲编译器实现无缝衔接。3.5 噪声感知编译与错误缓解集成在当前的中等规模含噪声量子时代编译必须考虑噪声。噪声模型集成QClaw 需要能够导入或定义噪声模型。这个模型可以很简单如每个门有一个固定的出错概率也可以很复杂如基于过程的 Pauli 噪声模型、非马尔可夫噪声。噪声自适应优化在映射、调度时将门的保真度、量子比特的相干时间作为成本函数的一部分。例如优先选择保真度高的路径来执行关键操作。为错误缓解做准备一些错误缓解技术如零噪声外推需要运行一系列不同噪声强度的电路变体。QClaw 的编译器可以自动生成这些变体例如通过有目的地插入不同数量的身份门来拉伸电路深度。4. 实战从概念到可运行示例让我们构想一个使用 QClaw或其理念的完整工作流程。假设我们有一个用 Qiskit 编写的小型量子电路我们希望将其编译到一台具有特定拓扑和噪声特性的模拟或真实量子计算机上。4.1 环境搭建与项目导入首先我们需要搭建环境。由于 QClaw 是一个假设性项目以下步骤是基于同类开源项目如qiskit-terra,pytket的常见实践进行的合理推演。# 1. 创建并激活虚拟环境推荐 python -m venv qclaw_env source qclaw_env/bin/activate # Linux/macOS # qclaw_env\Scripts\activate # Windows # 2. 安装核心依赖 pip install numpy scipy matplotlib networkx # 基础科学计算和绘图库 # 3. 安装 QClaw假设它已发布到PyPI pip install quantumclaw # 4. 安装一个前端SDK用于生成初始电路例如Qiskit pip install qiskit接下来我们编写一个简单的脚本创建一个贝尔态制备电路。# example_bell_state.py import qiskit from qiskit import QuantumCircuit # 使用 Qiskit 创建一个简单的贝尔态电路 qc_qiskit QuantumCircuit(2, 2) qc_qiskit.h(0) # 在量子比特0上应用Hadamard门 qc_qiskit.cx(0, 1) # 应用CNOT门控制位0目标位1 qc_qiskit.measure([0, 1], [0, 1]) # 测量 print(原始 Qiskit 电路:) print(qc_qiskit.draw())4.2 使用 QClaw 进行编译与优化现在我们引入 QClaw进行编译流程。这里我们假设 QClaw 提供了类似如下的 API。# example_compile_with_qclaw.py import qiskit from qiskit import QuantumCircuit # 假设的 QClaw 导入 from quantumclaw import Compiler, HardwareModel, Topology from quantumclaw.passes import ( ConvertFromQiskit, PeepholeOptimize, NoiseAdaptiveMap, Schedule ) # 1. 创建硬件模型 # 假设一个4量子比特的线型拓扑并附上一些简单的噪声参数 topology Topology.line(4) # 0-1-2-3 线性连接 hardware HardwareModel( topologytopology, native_gates[rx, ry, rz, cz], # 假设原生门集 # 简单的均匀噪声模型 single_qubit_gate_error0.001, two_qubit_gate_error0.01, readout_error0.02, t1100e-6, # 以秒为单位 t250e-6 ) # 2. 创建编译器实例并配置编译流水线 compiler Compiler(targethardware) compiler.add_pass(ConvertFromQiskit()) # Pass 1: 从Qiskit转换 compiler.add_pass(PeepholeOptimize()) # Pass 2: 逻辑优化 compiler.add_pass(NoiseAdaptiveMap()) # Pass 3: 噪声自适应映射 compiler.add_pass(Schedule()) # Pass 4: 时序调度 # 3. 准备输入电路使用之前的贝尔态电路 qc_input QuantumCircuit(2, 2) qc_input.h(0) qc_input.cx(0, 1) qc_input.measure([0, 1], [0, 1]) # 4. 执行编译 compiled_circuit compiler.compile(qc_input) # 5. 输出结果 print(编译后的电路深度:, compiled_circuit.depth) print(使用的物理量子比特:, compiled_circuit.physical_qubits) print(估计的总保真度近似:, compiled_circuit.estimated_fidelity) print(\n编译后的指令序列示例:) for instr in compiled_circuit.instructions: print(f Time {instr.time}: {instr.gate} on q{instr.qubits})在这个示例中NoiseAdaptiveMapPass 会综合考虑拓扑连接和噪声参数。对于我们的双量子比特电路它可能会将逻辑量子比特 (0,1) 映射到物理量子比特 (1,2) 上如果 (1,2) 间的cz门保真度最高的话。SchedulePass 则会考虑门的持续时间和量子比特的退相干时间合理安排门执行的开始时间可能让可以并行的门同时执行。4.3 结果分析与可视化编译完成后我们需要分析结果。QClaw 应该提供丰富的分析工具。# example_analysis.py # 接续上面的代码 from quantumclaw.visualization import plot_circuit_timeline, plot_qubit_usage # 1. 绘制电路时间线图 # 这可以直观显示每个量子比特上门的执行顺序和并行情况 fig_timeline plot_circuit_timeline(compiled_circuit) fig_timeline.savefig(circuit_timeline.png) # 2. 绘制量子比特使用热图 # 显示每个物理量子比特的活跃时间帮助识别瓶颈 fig_usage plot_qubit_usage(compiled_circuit) fig_usage.savefig(qubit_usage.png) # 3. 关键指标输出 print( 编译报告 ) print(f逻辑门数: {compiled_circuit.logical_gate_count}) print(f物理门数分解后: {compiled_circuit.physical_gate_count}) print(f增加的SWAP门数: {compiled_circuit.swap_count}) print(f总电路时间预估: {compiled_circuit.total_time * 1e6:.2f} us) # 转换为微秒 print(f关键路径保真度: {compiled_circuit.critical_path_fidelity:.6f}) # 4. 导出到目标格式 # 例如导出为OpenQASM 3.0以便在其他模拟器或硬件上运行 openqasm_str compiled_circuit.to_openqasm3() with open(compiled_bell.qasm, w) as f: f.write(openqasm_str) print(\n已导出为 OpenQASM 3.0 文件: compiled_bell.qasm)通过可视化我们可以清晰地看到编译器是否有效地利用了量子比特的并行性SWAP 操作引入了多少开销以及电路的时序安排是否紧凑。实操心得在真实项目中编译器的配置往往需要多次迭代。不要指望第一次运行默认配置就能得到最优结果。通常的流程是1) 用基准电路测试不同映射算法的效果2) 根据硬件的最新校准数据更新噪声模型3) 针对特定的一类电路如 QAOA 变分量子本征求解器定制专门的优化 Pass 序列。将编译配置脚本化、参数化是进行系统性性能测试的关键。5. 高级特性与定制化开发探索对于希望深度利用 QClaw 的研究者或平台开发者其可扩展性将大放异彩。5.1 自定义优化 Pass 开发假设我们发现某个特定算法如量子傅里叶变换的电路在默认编译后SWAP 开销特别大。我们可以尝试开发一个针对该电路模式的专用映射 Pass。# custom_qft_mapper.py from quantumclaw import PassBase, IR from quantumclaw.ir import GateType class QFTHeuristicMapper(PassBase): 一个为QFT电路设计的启发式映射器。 def __init__(self, topology): super().__init__(nameqft_heuristic_mapper) self.topology topology def run_pass(self, ir: IR): # 1. 分析电路特征识别出QFT特有的远程比特交互模式 # 这里简化处理实际需要分析门的模式 if not self._is_likely_qft(ir): # 如果不是QFT则回退到默认映射器 from quantumclaw.passes import DefaultMapper default_mapper DefaultMapper(self.topology) return default_mapper.run_pass(ir) # 2. 应用针对QFT的专用布局策略 # QFT需要所有量子比特顺序连接适合线型拓扑。 # 我们可以尝试找到一个最长的线性子图来放置逻辑量子比特。 logical_qubits ir.get_logical_qubits() physical_qubits self._find_best_line_placement(logical_qubits) # 3. 应用布局 ir.apply_initial_layout(physical_qubits) # 4. 使用一个简单的贪心路由对于线型布局的QFT可能不需要SWAP self._greedy_route(ir) return ir def _is_likely_qft(self, ir): # 简单的启发式判断检查是否包含大量相邻比特间的受控相位门 # 实际实现会更复杂 pass def _find_best_line_placement(self, logical_qubits): # 在硬件拓扑中寻找一个长度足够的线性子图 # 返回逻辑比特到物理比特的映射字典 pass def _greedy_route(self, ir): # 简单的路由逻辑 pass # 使用自定义Pass from quantumclaw import Compiler, HardwareModel, Topology from quantumclaw.passes import ConvertFromQiskit, PeepholeOptimize hardware HardwareModel(topologyTopology.line(5)) compiler Compiler(targethardware) compiler.add_pass(ConvertFromQiskit()) compiler.add_pass(PeepholeOptimize()) # 插入我们的自定义映射器 compiler.add_pass(QFTHeuristicMapper(topologyhardware.topology)) # ... 添加其他Pass通过继承PassBase并实现run_pass方法我们可以将任何学术论文中的新算法快速原型化并集成到完整的编译流程中进行测试。5.2 与模拟器及硬件后端集成QClaw 作为编译框架其产出需要被执行。它需要与各种后端对接。模拟器后端可以相对容易地集成。QClaw 将编译后的低级 IR 转换为模拟器所需的输入格式例如一个门列表或一个自定义的字节码。由于编译过程已经处理了映射、分解和调度模拟器只需要按顺序执行这些门操作即可这简化了模拟器的设计。真实硬件后端这是价值最终体现的地方。集成通常通过一个“后端插件”系统实现。硬件抽象层为特定硬件平台如 IBM Quantum、Rigetti、IonQ编写一个插件。这个插件负责将 QClaw 的低级 IR 转换为该硬件控制软件如qiskit-ibm-runtime接受的作业格式。提供硬件的拓扑结构、原生门集和实时校准数据给 QClaw 编译器。处理作业提交、排队和结果检索。脉冲级控制对于需要脉冲级优化的高端应用插件可能还需要将调度后的门序列带有精确时间信息传递给硬件的脉冲编译器生成最终的微波脉冲波形。一个理想的后端插件可以让用户用同一套 QClaw 代码无缝地针对多个不同厂商的量子计算机进行编译和提交任务真正实现“一次编写多处运行”。5.3 性能剖析与基准测试框架要评估编译器的优劣需要一个可靠的基准测试套件。QClaw 项目本身可能就包含或推荐一套基准测试工具。基准电路集包含从简单贝尔态、GHZ态到复杂量子化学模拟、组合优化问题的各种代表性电路。评估指标电路体积编译后的总门数、双门数、电路深度。保真度估计基于噪声模型估算电路执行的总体保真度。编译时间编译器本身运行的速度。资源消耗映射后所需的物理量子比特数。自动化测试流水线可以设置一个 CI/CD 流水线每当有新的提交时自动在基准电路集上运行编译并对比关键指标的变化防止性能回归。对于用户而言建立自己的基准测试流程也很重要。你可以选取对你应用领域最重要的几个电路用不同的编译策略不同的 Pass 顺序和参数进行编译然后在模拟器加入噪声模型或真实硬件上运行以最终结果的准确性作为评判标准。6. 常见挑战、排查技巧与社区生态在实际使用或借鉴 QClaw 设计理念的过程中你一定会遇到各种挑战。以下是一些常见问题及解决思路。6.1 编译结果不理想或出错问题表现编译后的电路门数激增、保真度估计极低甚至编译过程抛出异常。排查步骤简化输入用一个极简的单门或双门电路测试确认基础功能正常。检查硬件模型确认你定义的硬件拓扑和原生门集是自洽的。例如如果你定义了一个线型拓扑但电路需要一个全连接才能高效执行的操作编译器自然会插入大量 SWAP。这时可能需要重新设计算法电路或者考虑使用不同拓扑的硬件。逐Pass调试利用编译器的调试功能输出每个 Pass 执行前后的中间电路。观察是哪个优化步骤导致了问题的出现。是映射器选错了布局还是门分解产生了异常长的序列查阅日志开启编译器的详细日志verbose模式查看内部决策过程例如为什么选择某个特定的映射。噪声模型过时如果使用真实硬件确保噪声模型数据是最新的。过时的校准数据会导致编译器做出错误的优化决策。6.2 与特定硬件后端集成困难问题表现编译成功的电路无法提交到硬件或提交后结果完全错误。排查步骤验证输出格式仔细检查 QClaw 输出给后端插件的指令序列或文件格式是否完全符合硬件控制软件的 API 要求。一个常见问题是门的参数范围如相位是弧度制还是角度制或命名约定不匹配。检查硬件限制真实硬件有诸多限制如最大电路深度、允许的并行门数量、测量反馈延迟等。确保编译后的电路没有超出这些限制。QClaw 的硬件模型需要能够捕获这些约束。测试基础操作先编译和运行一个简单的、已知结果的电路如准备一个基态并测量来验证整个工具链QClaw - 后端插件 - 硬件是否基本通畅。联系社区或厂商如果是开源后端插件查看其 Issue 列表或文档。如果是商业硬件咨询其技术支持了解官方的推荐工具链和已知的兼容性问题。6.3 性能调优无从下手问题表现不知道如何选择和改进编译策略来提升自己电路的性能。解决思路建立基线首先使用硬件提供商官方的默认编译器如 Qiskit 的transpile函数作为性能基线。控制变量法在 QClaw 中一次只改变一个编译选项例如换用不同的映射算法‘sabre’vs‘noise_adaptive’保持其他所有条件不变在同一个噪声模拟器上运行并比较结果。理解算法结构分析你的量子算法。它是需要全局纠缠如 QFT还是局部相互作用如某些量子化学模拟这决定了它对硬件拓扑的敏感度。根据算法特点选择或设计编译策略。利用社区经验关注量子编译领域的研究论文和会议如 QCE。许多最新的优化算法都会有开源实现或核心思想可以借鉴你可以尝试将其实现为 QClaw 的一个自定义 Pass。6.4 社区与持续学习像 QClaw 这样的前沿项目其生命力很大程度上依赖于活跃的社区。参与方式GitHub这是核心。关注仓库、Star 项目、阅读 Issue 和 Pull Request 可以了解当前的发展重点和遇到的问题。文档与示例仔细阅读官方文档和示例代码。高质量的示例是学习如何使用框架各个功能的最佳途径。贡献代码如果你修复了一个 bug 或实现了一个新功能可以考虑提交 Pull Request。从小处着手比如完善文档、增加一个测试用例。学术引用如果 QClaw 的设计或其中的算法对你的研究有帮助在论文中引用它是对开源项目最好的支持之一。量子计算软件栈仍在快速演进中今天的最佳实践明天可能就被新的方法超越。保持开放心态持续学习并乐于动手实验和分享是在这个领域保持竞争力的不二法门。QClaw 这样的工具正是为那些不满足于黑盒、渴望深入理解并塑造量子计算工作流程的探索者所准备的。