超导量子处理器校准技术：频率分配与门优化

1. 超导量子处理器校准技术概述超导量子处理器校准是量子计算硬件实现中的关键环节其核心目标是通过系统化的参数优化和误差抑制确保量子比特能够可靠地执行高保真度的量子门操作。在Zuchongzhi 3.1处理器的研发过程中我们成功集成了105个量子比特和182个耦合器总计287个transmon器件。经过严格的性能筛选最终选取了95个量子比特用于实际实验这些量子比特在测量性能、相干时间和门操作保真度等方面均表现出色。量子处理器校准主要包含四个关键步骤频率分配策略、单量子比特门校准、双量子比特门校准以及读出校准。每个步骤都面临着独特的挑战频率分配需要考虑量子比特间的直接耦合与寄生耦合门校准需解决信号串扰和噪声传播问题读出优化则要处理并行测量中的相关性误差提示在实际操作中我们发现频率分配策略的优化往往能带来最显著的性能提升因为它直接影响了后续所有校准步骤的基础工作环境。2. 频率分配策略的优化实现2.1 频率分配的核心挑战随着超导量子处理器规模的快速扩大如何有效分配量子比特、耦合器和读出器的频率成为关键挑战。频率分配策略必须综合考虑多种因素直接耦合与寄生耦合效应信号串扰特别是XY控制线间的串扰噪声传播路径系统电子学设备的同步要求在我们的实验中基于量子门误差模型我们开发了一种可行的频率分配策略专门用于减少并行门操作中的错误。该策略的核心是构建一个包含处理器参数和各类误差模型函数的完整框架。2.2 误差模型构建误差模型函数分为两大类单量子比特门泡利误差和双量子比特门泡利误差。具体构建过程如下单量子比特门误差模型考虑以下因素门操作期间的残余耦合量子比特相干性能及其频率依赖性XY信号串扰参数双量子比特门误差模型本实验中主要针对CZ门主要考虑门操作期间量子比特频率轨迹上的碰撞相干性能及其频率依赖性CZ门中信号畸变带来的串扰我们通过初始校准实验获取了关键状态数据包括量子比特频率-通量偏置谱相干时间(T1/T2)的频率依赖性残余耦合参数畸变响应参数2.3 优化器设计与实现定义优化器的目标函数为CostFunction Opt(Freqs, Patterns, Model)其中Freqs包含量子比特空闲频率和CZ门相互作用频率的一维频率列表Patterns用于量子电路中CZ门并行执行的耦合器组集合Model基于处理器参数和误差模型函数的实例化我们采用了基于树搜索元启发式的商业优化工具进行离散空间优化。为加速收敛对频率分配施加了严格约束使每个优化周期能在5分钟内收敛如图S9b所示。由于目标函数高度非凸且常出现多个局部最优解我们执行多次优化迭代后选择误差率最低的方案作为最终结果。3. 量子门优化技术详解3.1 单量子比特门优化在单量子比特门优化中信号串扰是影响并行操作保真度的主要因素。我们通过全封装交叉工艺有效降低了处理器上的控制信号串扰。然而对于某些具有多条控制线交叉的量子比特仍能观察到XY信号串扰。我们采用了主动微波串扰校正技术如图S10a所示具体实现步骤对受影响量子比特施加与串扰信号同频率、同持续时间的微波信号系统扫描施加在目标量子比特上的微波幅度和相位通过XY串扰校准实验确定最佳补偿参数实验数据显示图S10b-c对于100ns和250ns的驱动长度通过适当的幅度和相位调整可有效补偿串扰波形。3.2 双量子比特门优化双量子比特CZ门的优化流程如图S11a所示包含四个关键步骤参数细化使用多层CZ门电路放大误差优化量子比特失谐频率和耦合器耦合强度针对cphase误差和泄漏误差进行专项优化相互作用点优化考虑SPB误差之外的swap和泄漏误差使用双量子比特XEB电路优化CZ门相互作用频率最小化涉及|1⟩和|2⟩态的跃迁误差局部频率调整根据TLS位置变化优化受影响量子比特的频率调整CZ门相互作用点以减少局部退相干误差动态耦合关闭(DCO)技术在CZ门操作期间量子比特失谐可能导致与邻近量子比特的意外重耦合对目标量子比特周围的耦合器施加与CZ门波形相同持续时间的DCO脉冲优化脉冲幅度以最小化swap和泄漏误差通过上述技术我们实现了并行CZ门保真度达99.50%单量子比特门保真度超过99.89%。4. 读出校准的系统优化4.1 读出校准的挑战在超导量子系统中读出操作通常是误差最多的环节。随着处理器规模增大由量子比特频率碰撞导致的状态跃迁和泄漏引起的读出相关误差变得更加显著。这种效应随着读出保真度的提高而进一步放大。4.2 优化流程我们开发了一个结合理论模型和实验数据的高效并行读出优化策略初始读出参数校准基于色散位移等实验确定初始读出参数包括频率、幅度和长度等关键参数TWPA参数优化扫描泵浦功率和频率获取TWPA增益谱使用NM算法最大化信噪比(SNR)和读出保真度确定TWPA最佳工作点并行读出优化优化功率、长度和频率等参数最大化并行量子比特读出的保真度串扰读出优化选择三种代表性电路快速检测相关误差通过扫描读出频率、量子比特频率和读出功率优化参数考虑加权读出保真度和电路间差异读出期间的DCO技术量子比特频率偏移可能导致重耦合施加与读出波形相同持续时间的DCO波形动态关闭耦合以减少读出相关误差通过这些优化我们将读出误差降低到与双量子比特门误差率相当的水平实现了高达99.35%的并行读出保真度。相较于之前的工作本实验仅需1.0470×10^7个样本即可有效估计95量子比特簇态的保真度显著提高了实验效率。5. 测量误差的相关性与校正5.1 相关性误差表征我们通过随机态制备方案校准相关测量误差定义协方差cov[Ei, Ej] E[Ei∧Ej] - E[Ei]E[Ej]其中Ei表示在Qi上出现测量误差的事件。实验参数如表I所示对于95Q一维簇态制备实验我们均匀随机生成21,500个初始输入状态每个状态独立重复测量3,000次。根据处理器上的拓扑关系量子比特对可分为三类相邻对通过耦合器连接共150对共享读出线对相同的Purcell滤波器和读取信号线共257对其他非局部对剩余情况共4,058对实验结果表明相关测量误差主要来自相邻对这是由于读出波形的AC-Stark效应会引起量子比特频率偏移导致频率碰撞和状态泄漏。5.2 误差校正方法我们比较了两种噪声模型来校正测量误差量子比特独立噪声模型(TP)假设读出误差独立作用于每个量子比特噪声矩阵Λ表示为单个量子比特噪声矩阵的张量积计算复杂度为O(nMK)相关马尔可夫噪声模型(CTMP)包含单量子比特和双量子比特位翻转噪声相互作用噪声强度γ通过经典搜索算法确定计算复杂度为O(nγMKT)实际应用中我们采用了最相关配置仅选择相关系数超过0.3的量子比特对在误差抑制性能和计算资源间取得了良好平衡。如表III所示这种配置的噪声强度为1.7161开销为30.945所需测量次数为1.4557×10^8是大型系统的实用选择。6. 工程实践中的关键技巧在实际操作中我们积累了一些非常有价值的实践经验频率分配优化优先级先优化最敏感的量子比特频率保留10-15MHz的缓冲区间防止频率碰撞使用非线性优化算法处理高度非凸的问题空间DCO技术实施要点DCO脉冲幅度应比耦合关闭阈值高10-15%脉冲上升/下降时间控制在2-3ns以内时序对齐精度需优于0.5ns串扰校正的实用技巧先测量本底串扰水平再确定补偿信号幅度相位补偿建议以5°为步进进行精细调节定期每8小时重新校准串扰参数读出优化的注意事项TWPA最佳工作点会随温度漂移需每4小时重新校准读出功率过高会导致非线性效应建议保持在-110dBm至-90dBm范围相关误差校准时优先处理相邻量子比特对这些技术细节往往不会出现在正式文献中但对实际系统的性能提升至关重要。例如我们发现DCO脉冲的时序对齐精度如果超过1ns会导致耦合关闭不完全使CZ门保真度下降0.3-0.5%。