锁相环 vivado FPGA

原理

1. 同步状态/跟踪状态：相位差在2kπ附近，频率差为0
2. 到达上述状态的过程称为捕获过程
3. 锁相环的捕获带：delta w的最大值，大于这个值的话就不能捕获
4. 鉴相器（PD-phase discriminator）：相乘加LPF，相差提取到电压函数sin的相位中
5. LF(Loop Filter):对PD产生的电压函数进行变换
6. VCO：将电压信息转移到瞬时频率上，与电压是一次函数关系（但是输入电压范围有限，才保持线性）
7. VCO反馈给PD：PD要的是相位，也就是瞬时频率的积分。最终VCO反馈的是LF输出电压的积分，也就是输入相差的积分。（PID中I的意思）
8. 准同步，相差较小时（+30度时，误差5%以内），LF输出值正比于相差

LF原理与FPGA实现

模拟LF

RC/无源比例/有源比例（常用）

1. 有源比例传递函数
   
2. 以tau表示的传递函数，从上到下分别是：电压传递/开环相位传递/闭环相位误差/闭环相位传递，具体含义如图：
   

表格中,理想积分指的是有源比例,对应电路©其中tau的公式如下:
$${\tau }_1=\left(R_1+A{R}_1+R_2\right)C$$ $${\tau }_2=R_{2}C$$
A是运放的开环增益。
这样带来的问题是，数字滤波器中这些电路参量的意义不明，故引入$${\omega }_n振荡器中心频率,\xi 阻尼系数，通常取\frac{1}{\sqrt{2}}$$
以下是转换变量后的传递函数

至此的问题

1. $${\omega }_n怎么定$$
2. s怎么定
3. 知道H后filter怎么设计

——2.答：双线性变换变成z式子，就有了离散的F（z）
$$s=\frac{2}{T}\frac{1-z^{-1}}{1+z^{-1}}$$
$$z=\frac{1+\frac{T}{2}s}{1-\frac{T}{2}s}$$
代入\tau式后如下图,得到C的tau\T表达式

信号流图画法参考下图例子:

流图如下:

C的omega\xi表达式:

系统稳定的条件:

锁相环的性能参数:

• 快捕时间:
• 概念:理想二阶锁相环的捕获全过程包含频率捕获与相位捕获两个过程，通常又把保证锁相环只有相位捕获一个过程的最大固有频差称为快捕带，频率捕获过程所需要的时间称为频率捕获时间，相位捕获过程所需要的时间称为快捕时间。通常频率捕获时间远大于相位捕获时间，所以通常所说的捕获时间都是指频率捕获时间，而不考虑相位捕获时间的影响。但在频率捕获时间很短或要求快速相位捕获的情况下，计算相位捕获时间也是必要的。
• 计算:
  
  问题:快捕带应当有什么要求?

当前使用的C1/C2计算方法：

用C的tau表达式

加上xi的固定取值

加上下面这个LF截止频率的式子，确定fc后，即可解出tau1/2，带入C1/C2，即可得到LF式子

下一步就是弄清楚上面这个fc公式的含义

环路滤波器fc公式理解

LF是一个低通滤波器，其波特图示例如下图：

IIR滤波器不具有线性相位，但是同样的幅频条件下所需的阶数小很多。下面是这个低通滤波截止频率的计算过程，源头是有源比例积分滤波器的传递函数（也叫理想积分滤波器）：
待定的系数：K,fc,Wn,t1,t2
已有方程个数：3
待定个数：2，可取K,fc、

波特图分析法

• 表示开环传递函数Ho的幅频、相频特性
• 横轴用对数，dB坐标；纵轴用“度”，线性坐标
• 波特准则：利用开环频响来判断闭环的稳定性（锁相环路能否稳定跟踪）
  即：如果增益在穿越0dB时（fT），相位滞后小于180度，则稳定。有一定使用条件但是对于锁相环一般都成立
• 相位裕度：其概念等价于上述波特准则
  公式：arg[Ho(fT)]+180
  如果是正的，则稳定。如果负则不稳定。正的越多越好，说明相位滞后比较少，比较容易稳定。
  工程上通常要求相位裕度在30-60度

如何画开环FT(传递函数)的bode图

K = 50 ;
fc = 100 ;
g = tf([K*fc],[1 fc K*fc]) ;
bode(g);
hold on ;

• 解释：tf(numerator,denominator)=tf([K*fc],[1 fc K*fc])
  从高次到低次，以数组的形式输入系数。该传递函数是
  
  该式是RC积分滤波器的闭环相位传递函数H(s)，推导如下:
  
  绘图代码：

K = 50 ;
fc = 100 ;
g = tf([K*fc],[1 fc K*fc]) ;
bode(g);
hold on ;fc = 10 ;
g = tf([K*fc],[1 fc K*fc]) ;
bode(g);
hold on ;fc = 0.1 ;
g = tf([K*fc],[1 fc K*fc]) ;
bode(g);
hold on ;

注意，这里绘制的是闭环ft曲线，不能用bode principle

增益相关

注意计算K时和后面计算C时的单位

VCO

• 公式：
  $${\omega }_{\mathrm{v}}(t)={\omega }_{\mathrm{o}}+K_0{u}_{\mathrm{c}}(t)$$
• Ko：VCO的频率控制灵敏度 or 增益系数
• 锁相环的效果如下图：输入信号电压越大，输出频率越高
  
• 在数字系统中，这里的V，输入信号电压，对应的是NCO的频率控制字PINC

PD

• 公式：
  $$u_{\mathrm{d}}(t)=U_{\mathrm{d}}\sin {\theta }_{\mathrm{e}1}(t)\approx U_{\mathrm{d}}{\theta }_{\mathrm{e}1}(t)=K_{\mathrm{d}}{\theta }_{\mathrm{e}1}(t)$$
• Kd：为鉴相器的鉴相增益，单位V/rad，计算公式如下：
  
  Ui：输入数据有效位宽10位（ADC），则最大幅值2^9=512
  Uo: NCO输出数据位宽10位
  Bpd：Ui和Uo相乘，10位*10位得到19位。不使用20位是为了节约资源。因为只有两个负数最大值-512相乘时才会出现20位的情况。计算过程展示如下：
  $$BIN:10\_0000\_0000\times 10\_0000\_0000=0100\_0000\_0000\_0000\_0000$$
  $$DEC:-2^9\times -2^9=2^{18}$$
  20位有符号数的表示范围是：$$-2^{19}\to 2^{19}-1$$
  19位有符号数的表示范围是：$$-2^{18}\to 2^{18}-1$$
  则可以通过将2^18替换为2^18-1，实现资源最大化利用
  $$K_d=2^{B_{PD}-2}$$
  而上述计算Kd的公式中，Bpd也是使用了同样的位宽策略，10位与10位相乘，输出采用19位。如果直接使用20位位宽，则应当为Bpd-3