【数电】常见时序逻辑电路设计和分析

本文目的：一是对真题常考题型总结，二是对常见时序电路设计方法进行归纳，给后面看这个文档的人留有一点有价值的东西。

---

1.不同模计数器设计

2.序列信号产生和检测电路

2.1序列信号产生电路

2.1.1设计思路

主要设计思路有三种

1）移位寄存器型

移位寄存器型+门电路/数据选择器

2）计数型

计数器+门电路/数据选择器

3）触发器

下面以一道经典例题为例，分别按照上述三种方法设计一个序列信号产生电路

2.1.2设计方法

2.1.2.1移存型

用D触发器或74194的设计思路一样，因为74194本身也可基于D触发器实现。

2.1.2.2计数型

实际上可用74161+MUX设计更长的序列。

2.1.2.3触发器

需要注意有效状态小于总状态个数时，需要注意检查自启动！

2.1.3相关真题

真题常考「移存型」或「计数型」，解题首先需要充分理解题意，再根据题意确定要产生的序列信号。

2.1.3.1移存型

1）题一

注意是上升沿触发，有一个序列信号是CP信号。

2）题二

相当于将74194换成用D触发器实现，实质上没区别。

2.1.3.2计数型

23年Q8

2.2序列信号检测电路

2.2.1设计思路

设计步骤：

1）画状态图

根据序列是可重复还是不可重复，画状态图，有Mealy和Moore型两种设计方法

2）列状态表

3）状态分配

4）确定激励方程和输出方程

5）电路实现

2.2.2设计方法

用Moore型至少需要三个触发器，而用Mealy型只需要两个，所以这里选择用后者来实现。

2.2.3相关真题

2.2.3.1真题一

15年Q9

2.2.3.2真题二

23年Q9

3.分频器设计

21年Q8

4.异步时序电路分析

4.1分析方法

分析步骤：

1）写时钟信号方程组

确定每个触发器的时钟触发信号表达式（这也是和同步时序电路分析最大的不同）

2）确定驱动方程组、状态方程组和输出方程组

其中状态方程组触发态配合cpn，原始状态配合cpn非。

只有前面的时钟触发信号满足情况下，cpn=1，表示进入下一个状态。否则维持cpn非=1，表示维持原样。

3）列转换表和画状态图

检查电路是否可以自启动。

4.2实例讲解

以《电子技术基础 数字部分》第7版 康华光 书上6.4.1题为例，介绍异步时序电路分析步骤。

注意两点：

1）Q2=0时，clk上升沿，cp1和cp0为1；

Q2=1，clk下降沿，cp1和cp0为1；

2）只有Q1从1->0时，cp2=1。

经检查可以满足自启动的要求。

5.参考资料

序列信号产生电路

1.[数字电路基础]序列信号发生器 数电期末必备,真的不难33_哔哩哔哩_bilibili

2.序列信号发生电路_哔哩哔哩_bilibili

3.https://zhuanlan.zhihu.com/p/659677889

序列信号检测电路

1.同步时序逻辑电路设计（序列检测器）_哔哩哔哩_bilibili