硬件设计-电源轨噪声对时钟抖动的影响

目录

定义

实际案例

总结

---

定义

首先了解抖动的定义，在ITU-T G.701中有关抖动的定义如下：

数字信号重要瞬间相对于其理想时间位置的短期非累积变化。

抖动是时钟或数据信号时序的短期时域变化。抖动包括信号周期、频率、相位、占空比或其他一些定时特性的不稳定。抖动在不同周期、多个连续周期或作为长期变化都很重要。

抖动的基本类型：TIE (Time Interval Error) ，Period Jitter ，Cycle-Cycle Jitter等。

我们使用示波器测得时钟信号抖动TIE(Time-interval error)作为测量项目，并启用测试统计量中的StdDev(标准偏差)作为测量结果。

实际案例

对于如下典型时钟振荡电路中利用反相器NC7SZ04输出时钟信号，如果此电路中Vcc电源轨容限恶化或纹波不佳时，NC7SZ04输出的时钟信号是否会受影响？

实验测量比较两种情况，人为地把Vcc输入处的滤波电容C402取掉后，对比Vcc噪声变化以及时钟信号的TIE的变化。

实验测量比较两种情况，人为地把Vcc输入处的滤波电容C402取掉后，对比Vcc噪声变化以及时钟信号的TIE的变化。

• 1️⃣ TIE的StdDev从7.748ps增加到了9.0483ps (9.0483-7.748=1.3003) 大约1ps抖动。

• 2️⃣ 当取掉电容C402后30Khz到300Khz频率范围内噪声增加。从上述的实验中看到，利用频谱视图关联电源轨噪声和抖动TIE的测量比较，发现电源轨噪声的恶化最终导致了时钟抖动的增加（其中时钟信号自身的噪声也是增加的)。由此可知，当电源输入端受噪声注入时，将会对时钟抖动带来影响。

总结

随着高速信号的发展，数字电子产品中的频率越来越高，尤其达到Ghz级别后，信号完整性固然重要，有关电源完整问题也不能忽视，因为它们既有联系又相互影响。电源轨上的噪声恶化会导致时钟信号抖动增加，进而影响高速信号传输，为了在产品设计中优化这些问题，就不得不依靠强大的测试测量仪器