电子技术——CMOS-AB类输出阶

电子技术——CMOS-AB类输出阶

本节我们研究CMOS-AB类输出阶。

经典配置

下图展示了一个经典的CMOS-AB类输出阶：

这个很像BJT+二极管偏置版本的AB类输出阶，在这里二极管偏置变成了 $Q_1$ 和 $Q_2$ 偏置。不想BJT的情况，这里 $Q_N$ 无栅极电流，因此偏置电流 $I$ 完全流过 $Q_1$ 和 $Q_2$ ，偏置电压 $V_{GG}$ 是一个和负载电流无关的常量。

我们知道：

$$I_{D1}=I=\frac{1}{2}{k}_n^{\prime }(W/L{)}_1(V_{GS1}-V_{tn}{)}^2$$

$$I_{D2}=I=\frac{1}{2}{k}_p^{\prime }(W/L{)}_2(V_{SG2}-|V_{tp}|{)}^2$$

上述两个式子能够导出：

$$V_{GG}=V_{GS1}+V_{SG2}=V_{tn}+|V_{tp}|+\sqrt{2I}(\frac{1}{\sqrt{k_n^{\prime }(W/L{)}_1}}+\frac{1}{\sqrt{k_p^{\prime }(W/L{)}_2}})$$

同样假设此时处在调平电压 $v_O=0$ 的情况下：

$$V_{GG}=V_{GSN}+V_{SGP}=V_{tn}+|V_{tp}|+\sqrt{2I_Q}(\frac{1}{\sqrt{k_n^{\prime }(W/L{)}_n}}+\frac{1}{\sqrt{k_p^{\prime }(W/L{)}_p}})$$

联立能够导出：

$$I_Q=I[\frac{1/\sqrt{k_n^{\prime }(W/L{)}_1}+1/\sqrt{k_p^{\prime }(W/L{)}_2}}{1/\sqrt{k_n^{\prime }(W/L{)}_n}+1/\sqrt{k_p^{\prime }(W/L{)}_p}}{]}^2$$

这表明偏置电流 $I_Q$ 和电流源 $I$ 的关系只和MOS管的宽长比有关，对于完全匹配的MOS，即 $k_p^{\prime }(W/L{)}_2=k_n^{\prime }(W/L{)}_1$ 和 $k_p^{\prime }(W/L{)}_p=k_n^{\prime }(W/L{)}_n$ 有：

$$I_Q=I\frac{(W/L{)}_n}{(W/L{)}_1}$$

这个方法存在一个缺点，就是限制输出电压的压摆范围，我们假设电流源的压降为 $V$ ，我们有：

$$v_O=V_{DD}-V-v_{GSN}$$

则最大输出电压是当电流源保持最小压降的时候：

$$v_{Omax}=V_{DD}-V_{min}-v_{GSN}$$

当 $v_O$ 达到最大值的时候，此时 $i_L$ 达到最大值，所有的负载电流都由 $Q_N$ 提供，此时 $v_{GSN}$ 也达到最大值。

$$v_{Omax}=V_{DD}-V_{min}-V_{tn}-V_{OVN}$$

这里的 $V_{OVN}$ 是当 $Q_N$ 通过最大电流 $i_L$ 时候的过驱动电压。

同样的对于负半周期的最小输出电压为：

$$v_{Omin}=-V_{SS}+V_{min}^{\prime }+|V_{tp}|+|v_{OVP}|$$

不同的是这里的 $V_{min}^{\prime }$ 指的是信号源 $v_I$ 对 $-V_{SS}$ 的最小压降。

我们发现，MOS推挽结构的压摆范围主要收到 $V_{OVN}$ 和 $|v_{OVP}|$ 限制，因此最大负载电流越大，压摆范围就越小。因为BJT的压降基本保持在 $0.7V$ 左右，因此不受到这个因素的影响，而对于MOS来说，过驱动电压的范围通常变化比较大，我们可以控制MOS的宽长比来限制过驱动电压的最大值，但是对于大型MOS器件来说是不实际的。

使用共源晶体管的另一种替代方案

下面是使用共源晶体管的一种MOS推挽方案：

上图中，两个推挽MOS管是共源配置，输入端由两个运算放大器提供驱动，运放和输出电压形成负反馈，根据运放虚短的原理，我们知道 $v_O\simeq v_I$ ，因此我们称运放为 误差放大器 。

为了说明上图中是负反馈，我们假设当 $v_O$ 升高的时候，此时 $Q_P$ 的栅极电压升高， $i_{DP}$ 减小，而 $Q_N$ 的栅极电压升高， $i_{DN}$ 增大，那么 $i_L$ 就要减小，导致 $v_O$ 减小。因此上图中是负反馈。

并且，我们之前学过，上图是一个串联-并联结构，是一个典型的电压放大器，增益为单位增益，具有较大的输入阻抗和较小的输出阻抗。

为了计算小信号的输出阻抗，我们分别考虑电路的一半，对于上半部分计算 $R_{outp}$ 下半部分计算 $R_{outn}$ 那么整体的输出阻抗为：

$$R_{out}=R_{outp}||R_{outn}$$

下图是上半部分电路：

其中反馈网络为图 (b) 反馈因子为 $\beta =1$ 。

使用系统分析法分析开环增益，如图：

然后施加测试源 $v_i$ 计算输出 $v_o$ 我们知道：

$$A=\mu g_{mp}(r_{op}||R_L)$$

其中 $g_{mp}$ 和 $r_{op}$ 是 $Q_P$ 的小信号参数，可由 $Q_P$ 的电流决定，开环输出阻抗为：

$$R_o=R_L||r_{op}$$

则负反馈等效输出阻抗为：

$$R_{of}=\frac{R_o}{1+A\beta }=\frac{(r_{op}||R_L)}{1+\mu g_{mp}(r_{op}||R_L)}$$

那么输出阻抗为：

$$R_{outp}=1/(\frac{1}{R_{of}}-\frac{1}{R_L})=r_{op}||\frac{1}{\mu g_{mp}}\simeq \frac{1}{\mu g_{mp}}$$

可见输出阻抗足够小，对于下半部分电路同样的：

$$R_{outn}\simeq \frac{1}{\mu g_{mn}}$$

则总输出阻抗为：

$$R_{out}\simeq \frac{1}{\mu (g_{mp}+g_{mn})}$$

接下来，我们推导其传导特性，我们使用下面的电路图：

首先我们考虑其静态点参数，对于 $v_I=0$ 此时 $v_O=0$ 。此时偏置电流 $I_Q$ 将完全由电路的静态点误差决定：

$$I_Q=\frac{1}{2}{k}_p^{\prime }(W/L{)}_p{V}_{OV}^2=\frac{1}{2}{k}_n^{\prime }(W/L{)}_n{V}_{OV}^2$$

这里的 $V_{OV}^2$ 是静态点的过驱动电压，若两个MOS完全匹配：

$$I_Q=\frac{1}{2}k{V}_{OV}^2$$

接下来考虑应用输入信号电压 $v_I$ ，如下图：

此时两个误差放大器的输出增加了输入输出误差 $\mu (v_O-v_I)$ ，则此时：

$$i_{DP}=\frac{1}{2}k[V_{OV}-\mu (v_O-v_I){]}^2=I_Q(1-\mu \frac{v_O-v_I}{V_{OV}}{)}^2$$

$$i_{DN}=I_Q(1+\mu \frac{v_O-v_I}{V_{OV}}{)}^2$$

则信号电流为：

$$i_L=i_{DP}-i_{DN}$$

带入 $i_L=v_O/R_L$ 得到：

$$v_O=\frac{v_I}{1+\frac{V_{OV}}{4\mu I_Q{R}_L}}$$

又因为 $\frac{V_{OV}}{4\mu I_Q{R}_L}\ll 1$ 近似为：

$$v_O\simeq v_I(1-\frac{V_{OV}}{4\mu I_Q{R}_L})$$

增益误差定义为：

$$E\equiv \frac{v_O}{v_I}-1=-\frac{V_{OV}}{4\mu I_Q{R}_L}$$

因为在静态点处 $g_{mp}=g_{mn}=g_m=\frac{2I_Q}{V_{OV}}$ 也可以表示为：

$$E=-\frac{1}{2\mu g_m{R}_L}$$

因此选择较大的 $\mu$ 可以降低输入输出误差，以及降低输出阻抗。然而较大的 $\mu$ 会让 $I_Q$ 过于依赖运放的输入偏移电压。一般，通常让 $\mu$ 在5到10的范围内。同时，较大的 $I_Q$ 会减小交越失真，输出阻抗和误差，但是会引起较大的静态耗散功率。

书中没给出 $I_Q$ 的计算方法，故在此给出，假设静态输出电压为 $V_O$ ，那么有：

$$I_Q=\frac{1}{2}{k}_p(V_{DD}-\mu V_O-|V_{tp}|{)}^2$$

$$I_Q=\frac{1}{2}{k}_n(V_{SS}+\mu V_O-V_{tn}{)}^2$$

两个式子联立可以解得 $I_Q$ 和 $V_O$ 的值：

$$V_O=\frac{\sqrt{k_p}(V_{DD}-|V_{tp}|)-\sqrt{k_n}(V_{SS}-V_{tn})}{\mu (\sqrt{k_p}+\sqrt{k_n})}$$

我们发现 $I_Q$ 理论上是与 $\mu$ 无关量，调整MOS参数即可调整 $I_Q$ 。