计算机组成原理(2.2)--系统总线

目录

一、总线结构

1.单总线结构 

1.1单总线结构框图 

​编辑1.2单总线性能下降的原因

2.多总线结构 

2.1双总线结构

2.2三总线结构

2.3四总线结构

 ​编辑

二、总线结构举例

1.  传统微型机总线结构

2. VL-BUS局部总线结构

3. PCI 总线结构

4. 多层 PCI 总线结构

三、总线控制

1.总线传输周期

2.总线判优控制

2.1链式查询 

2.2 计数器定时查询方式 

2.3 独立请求方式

3.总线通信控制 

3.1同步通信

3.2 异步通信

3.3 半同步通信

---

一、总线结构

总线结构通常可分为单总线结构和多总线结构两种。

1.单总线结构 

1.1单总线结构框图 

它是将 CPU 、主存、 I/0 设备（通过 I/0 接口）都挂在一组总线上，允许 I/0 设备之间、I/0 设备与 CPU 之间或 I/0 设备与主存之间直接交换信息。

1.2单总线性能下降的原因

总线上连接的设备越多，传输延迟越大。

总线上挂接设备速度差异越大，效率越差。

CPU只能挂接在这个单一的总线上，不能从数据传送操作中解放出来。

多总线结构可根据数据传输的不同要求进行分层次互连，且可以多个总线并行传输

2.多总线结构 

2.1双总线结构

双总线结构的特点是将速度较低的 I/0 设备从单总线上分离出来，形成主存总线与 I/0总线分开的结构。

2.2三总线结构

主存总线用于 CPU 与主存之间的传输； I/0 总线供 CPU 与各类 I/0 设备之间传递信息； DMA 总线用千高速 I/0 设备（磁盘、磁带等）与主存之间直接交换信息。

任一时刻只能使用一种总线

主存总线与DMA总线不能同时对主存进行存取

I/O总线只有在CPU执行I/O指令时才用到 

三总线结构的又一形式

2.3四总线结构

在这里又增加了一条与计算机系统紧密相连的高速总线。在高速总线上挂接了一些高速
I/0 设备，如高速局域网、图形工作站、多媒体、 SCSI 等/

 

二、总线结构举例

1.  传统微型机总线结构

2. VL-BUS局部总线结构

3. PCI 总线结构

4. 多层 PCI 总线结构

三、总线控制

1.总线传输周期

一般来说，总线上完成一次数据传输要经历4个阶段：

1.申请占用总线阶段

需要使用总线的主设备(如CPU或DMA)，向总线仲裁机构提出占有总线控制权的申请。总线仲裁机构判别确定后，把下一个总线传输周期的总线控制权授给申请者。

2. 寻址阶段

获得总线控制权的主设备，通过地址总线发出本次打算访问的从设备（如存储器或I/O接口）的地址。通过译码使被访问的从设备被选中，而开始启动工作。

3. 传数阶段

主设备与从设备进行数据交换。数据由源设备发出经数据总线流入目的设备。对于读传送，源设备是存储器或I/O接口等从设备，而目的设备是主设备如CPU等；对于写传送，则源设备是主设备（如CPU），而目的设备是存储器或I/O接口等从设备。

4. 结束阶段

主、从设备的有关信息均从总线上撤除，让出总线，以便其它设备能继续使用总线。

2.总线判优控制

总线上所连接的各类设备，按其对总线有无控制功能可分为主设备（模块）和从设备（模块）两种。主设备对总线有控制权，从设备只能响应从主设备发来的总线命令，对总线没有控制权。总线上信息的传送是由主设备启动的，如某个主设备欲与另一个设备（从设备）进行通信时，首先由主设备发出总线请求信号，若多个主设备同时要使用总线时，就由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备能使用总线。只有获得总线使用权的主设备才能开始传送数据。
总线判优控制可分集中式和分布式两种，前者将控制逻辑集中在一处（如在 CPU 中），后者
将控制逻辑分散在与总线连接的各个部件或设备上。 

2.1链式查询 

2.2 计数器定时查询方式 

2.3 独立请求方式

3.总线通信控制 

目的：解决通信双方 协调配合 问题

通常将完成一次总线操作的时间称为总线周期，可分为以下 4个阶段。
@申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下
一传输周期的总线使用权授于某一申请者。
＠寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块（或从设备）的地址
及有关命令，启动参与本次传输的从模块。
＠传数阶段：主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目
的模块。
＠结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。

3.1同步通信

在同步方式下，通信双方由统一的时钟控制数据的传送，时钟通常是由CPU发出的，并送到总线上的所有部件。经过一段固定时间，本次总线传送周期结束，开始下一个新的总线传送周期。 

3.2 异步通信

    利用数据发送部件和接收部件之间的相互‘握手’信号来实现总线数据传送的方式称作异步通信方式。

    在异步通信方式下，发送部件将数据放到总线上后经过一定的时间延迟后，在控制线上发出“数据准备好’信号、而接收部件则应发‘数据接收’信号来响应，送此信号到发送部件，并接收数据。发送部件收到这个响应信号后，去除原数据至此结束本次传送。

    异步通信方式便于实现不同速度部件之间的数据传送。

3.3 半同步通信

半同步通信既保留了同步通信的基本特点，如所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；同时又像异步通信那样，允许不同速度的模块和谐地工作。