静态随机存储器（SRAM）：高速缓存的奥秘

        

目录

基本的静态存储单元阵列

基本的SRAM逻辑结构

1. 概述

2. SRAM阵列

3. 行选择器（Row Decoder）

4. 列选择器（Column Decoder）

5. 读写电路

6. 控制电路

7. 工作过程

SRAM的读/写时序

SRAM 结构概述

读操作时序

读操作概述

读操作时序步骤

读操作时序图

写操作时序

写操作概述

写操作时序步骤

写操作时序图

读/写控制信号

读/写时序总结

存储器容量的扩充

方法一：增加存储单元数量

方法二：多芯片并联扩展

示例：

方法三：多端口 SRAM

方法四：分区地址空间

示例：

示例：多芯片并联扩展存储容量

接线示例

示例代码（伪代码）

---

        在电子工程和计算机系统设计中，高速缓存（cache）是一个至关重要的组件，它显著提升数据访问速度。而构建高速缓存核心组件时，我们将深入研究SRAM的工作原理、逻辑结构、读写时序，并为此准备扩充存储器容量，帮助了解SRAM在现代计算机系统中的可用性。

基本的静态存储单元阵列

        SRAM 就像一个由许多小格子组成的网格，每个小格子就是一个静态存储单元，可以存储一个二进制位（0 或 1）。

1. 六晶体管（6T）存储单元

        最常见的 SRAM 存储单元是六晶体管（6T）类型，它就像一个由六个开关组成的电路，这六个开关分别是六个晶体管（transistor）。

• 晶体管: 可以简单理解为一种电子开关，可以控制电流的通断。
• NMOS 晶体管和 PMOS 晶体管: 是两种不同类型的晶体管，它们的工作原理有所不同，但都可以用来构建逻辑电路。

2. 存储节点

        在 6T 存储单元中，两个交叉耦合的 CMOS 逆变器（inverter）构成了一个存储节点，用来存储一个二进制位。

• CMOS 逆变器: 可以简单理解为一种逻辑电路，当输入为 0 时，输出为 1；当输入为 1 时，输出为 0。
• 交叉耦合: 指的是两个逆变器的输出分别连接到对方的输入，形成一个稳定的回路，可以保持存储状态。

 

工作原理:

• 当存储节点存储 0 时，其中一个逆变器的输出为 0，另一个逆变器的输出为 1，保持稳定状态。
• 当存储节点存储 1 时，其中一个逆变器的输出为 1，另一个逆变器的输出为 0，保持稳定状态。

3. 存储单元阵列

        多个 6T 存储单元按照行和列排列，就构成了 SRAM 的存储单元阵列。每个存储单元都连接到字线和位线，用于读写数据。

• 字线: 用于选择要访问的存储单元的行。
• 位线: 用于读写选定存储单元的数据。

基本的SRAM逻辑结构

1. 概述

        静态随机存取存储器（SRAM）是一种重要的半导体存储器，广泛应用于缓存和高速存储场景。SRAM的基本逻辑结构由存储单元阵列、行选择器、列选择器、读写电路和控制电路组成。

2. SRAM阵列

        SRAM阵列由行（row）和列（column）组成，每个交叉点对应于一个存储单元。每个存储单元通常由六个晶体管组成，形成一个双稳态触发器，可以稳定地存储一个比特位的数据（0或1）。

• 行（Row）：每行包含多个存储单元。
• 列（Column）：每列对应一个数据位线，用于传输数据。

3. 行选择器（Row Decoder）

        行选择器用于选择存储阵列中的特定行。行选择器是一个解码器，它根据输入的行地址信号，激活对应的行选择信号（word line）。

• 功能：将输入的行地址解码为一个唯一的行选择信号。
• 实现：利用逻辑门和解码器电路，根据输入地址激活特定的行。

4. 列选择器（Column Decoder）

        列选择器用于选择存储阵列中的特定列。列选择器根据输入的列地址信号，激活对应的列选择信号（bit line）。

• 功能：将输入的列地址解码为一个唯一的列选择信号。
• 实现：利用多路复用器（MUX）和解码器电路，根据输入地址激活特定的列。

5. 读写电路

        读写电路负责在读操作和写操作中，完成数据的存取和更新。

• 读操作：

  • 当处理器发出读请求时，行选择器激活相应的字线，选择对应的行。
  • 列选择器激活相应的位线，选择对应的列。
  • 存储单元的数据通过位线传输到感应放大器（Sense Amplifier），将存储单元的微弱信号放大后输出给处理器。

• 写操作：

  • 当处理器发出写请求时，行选择器激活相应的字线，选择对应的行。
  • 列选择器激活相应的位线，选择对应的列。
  • 将要写入的数据通过位线传输到对应的存储单元，更新存储单元的数据状态。

6. 控制电路

        控制电路负责协调和控制读写操作的时序和逻辑。它接收处理器的控制信号并生成行选择信号、列选择信号以及读写使能信号。

• 读写使能信号（Read/Write Enable）：用于控制读写操作的执行。
• 地址信号（Address）：用于选择存储单元的行和列。
• 数据信号（Data）：用于在读写操作中传输数据。

7. 工作过程

• 地址译码：处理器发出地址信号，行选择器和列选择器分别解码行地址和列地址，选择特定的存储单元。
• 读操作：
  • 行选择器激活对应的行。
  • 列选择器激活对应的列。
  • 存储单元的数据通过位线传输到感应放大器，输出给处理器。
• 写操作：
  • 行选择器激活对应的行。
  • 列选择器激活对应的列。
  • 写入数据通过位线传输到存储单元，更新存储单元的数据状态。

SRAM的读/写时序

        静态随机存取存储器（SRAM）的读写操作依赖于精确的时序控制。SRAM在设计上实现了相对简单的访问机制，但仍需要确保正确的信号顺序和时间，以实现可靠的操作。以下是对 SRAM 读/写时序的详细介绍。

SRAM 结构概述

        SRAM 由一些基本单元组成，这些单元通过行选择器（行译码器）和列选择器（列译码器）进行访问。每个基本单元通常由六个晶体管组成，能够保持其状态而无需周期性刷新。

 

读操作时序

读操作概述

1. 地址输入：提供要读取的存储单元的地址。
2. 地址稳定：地址信号需要在整个读操作期间保持稳定。
3. 读使能信号：启用读操作的控制信号（通常为 OE，输出使能）。
4. 数据输出：从指定地址的存储单元读取数据，并将其输出到数据总线。

读操作时序步骤

1. 地址设置：将要读取的地址输入到地址总线上。
2. 地址稳定时间：等待地址信号稳定。
3. 读使能信号激活：启用 OE 信号。
4. 数据有效时间：等待数据从存储单元传输到数据总线。
5. 数据读取：读取数据总线上的数据。
6. 读使能信号失效：禁用 OE 信号，完成读操作。

读操作时序图

地址总线   : ──[ADDR]──────────────────────────────
读使能信号 : ────────────[OE]─────────────
数据总线   : ────────────────[DOUT]──────────────

写操作时序

写操作概述

1. 地址输入：提供要写入的存储单元的地址。
2. 地址稳定：地址信号需要在整个写操作期间保持稳定。
3. 数据输入：将要写入的数据输入到数据总线。
4. 写使能信号：启用写操作的控制信号（通常为 WE，写入使能）。
5. 数据存储：将数据从数据总线写入到指定地址的存储单元。

写操作时序步骤

1. 地址设置：将要写入的地址输入到地址总线上。
2. 地址稳定时间：等待地址信号稳定。
3. 数据设置：将要写入的数据输入到数据总线上。
4. 数据稳定时间：等待数据信号稳定。
5. 写使能信号激活：启用 WE 信号。
6. 数据写入时间：等待数据写入到存储单元。
7. 写使能信号失效：禁用 WE 信号，完成写操作。

写操作时序图

 

地址总线   : ──[ADDR]──────────────────────────────
数据总线   : ────[DIN]──────────────────────────────
写使能信号 : ────────────[WE]─────────────

读/写控制信号

SRAM 通常具有以下控制信号：

1. 地址总线（ADDR）：选择要访问的存储单元地址。
2. 数据总线（DATA）：进行数据传输的双向总线。
3. 读使能（OE, Output Enable）：控制读操作的信号。
4. 写使能（WE, Write Enable）：控制写操作的信号。
5. 芯片选择（CS, Chip Select）：启用或禁用整个 SRAM 芯片。

读/写时序总结

在实际设计中，读/写操作的时序精确控制至关重要。以下是关键点总结：

• 地址稳定时间（tAS）：地址信号需要在特定时间内保持稳定，确保正确访问存储单元。
• 数据稳定时间（tDS）：写操作中，数据信号需要在特定时间内保持稳定，确保正确写入数据。
• 读/写使能信号宽度（tOE/tWE）：读/写使能信号需要在特定宽度内保持有效，确保数据读取/写入操作完成。
• 数据有效时间（tDOUT）：读操作中，数据需要在特定时间内从存储单元传输到数据总线。

 

存储器容量的扩充

        在扩展存储器容量时，尤其是对于静态随机存取存储器（SRAM），有几种常见的方法可以实现更大的存储容量和更高的系统性能。以下是关于扩充 SRAM 容量的详细说明。

方法一：增加存储单元数量

增加单个 SRAM 芯片的容量：

• 通过设计和制造具有更多存储单元的 SRAM 芯片来直接增加容量。这种方法涉及提高芯片的密度，使得每个芯片能够存储更多的数据。这通常需要更先进的半导体工艺和制造技术。

方法二：多芯片并联扩展

使用多个 SRAM 芯片并联：

• 通过将多个 SRAM 芯片并联，可以扩展整体存储容量。每个芯片处理一部分数据，总的存储容量是单个芯片容量的总和。

示例：

假设每个 SRAM 芯片的容量为 1MB，通过并联四个这样的芯片，可以实现 4MB 的总存储容量。

方法三：多端口 SRAM

使用多端口 SRAM：

• 多端口 SRAM 提供多个独立的访问端口，允许同时进行多个读写操作。这种结构有助于提高吞吐量和并行处理能力，特别适用于需要高带宽的应用场景。

方法四：分区地址空间

使用多个地址区域：

• 通过将不同的存储区域映射到不同的地址空间，可以有效地管理和利用更大的存储容量。在这种方法中，系统地址总线的一部分用于选择特定的 SRAM 芯片或存储模块。

示例：

假设系统有两个 1MB 的 SRAM 芯片，可以将地址空间范围 0x000000-0x0FFFFF 分配给第一个芯片，范围 0x100000-0x1FFFFF 分配给第二个芯片，从而实现总共 2MB 的可用存储容量。

示例：多芯片并联扩展存储容量

假设我们有多个 1MB 的 SRAM 芯片，需要扩展到 4MB 的总存储容量。

接线示例

1. 地址总线：

   • 将地址总线连接到所有 SRAM 芯片。对于 1MB 的 SRAM，需要 20 位地址线（2^20 = 1MB）。
   • 使用额外的地址位来选择特定的 SRAM 芯片。例如，2 位额外的地址线可以选择 4 个不同的芯片。

2. 数据总线：

   • 将数据总线连接到所有 SRAM 芯片。数据总线的宽度取决于每个芯片的数据宽度（如 8 位、16 位等）。

3. 芯片选择（CS）：

   • 使用解码器电路将系统的地址线解码为各个 SRAM 芯片的芯片选择信号。
   • 例如，使用 2 位地址线和 4 个芯片的解码器，当地址线为 00 时选择第一个芯片，为 01 时选择第二个芯片，以此类推。

示例代码（伪代码）

以下是一个伪代码示例，展示如何在嵌入式系统中实现多芯片并联扩展的逻辑：

#define SRAM1_BASE_ADDRESS 0x00000000
#define SRAM2_BASE_ADDRESS 0x00100000
#define SRAM3_BASE_ADDRESS 0x00200000
#define SRAM4_BASE_ADDRESS 0x00300000#define TOTAL_SIZE (4 * 1024 * 1024)  // 4MBvoid write_to_sram(uint32_t address, uint8_t data) {if (address < 0x00100000) {*((volatile uint8_t *)(SRAM1_BASE_ADDRESS + address)) = data;} else if (address < 0x00200000) {*((volatile uint8_t *)(SRAM2_BASE_ADDRESS + (address - 0x00100000))) = data;} else if (address < 0x00300000) {*((volatile uint8_t *)(SRAM3_BASE_ADDRESS + (address - 0x00200000))) = data;} else if (address < 0x00400000) {*((volatile uint8_t *)(SRAM4_BASE_ADDRESS + (address - 0x00300000))) = data;}
}uint8_t read_from_sram(uint32_t address) {if (address < 0x00100000) {return *((volatile uint8_t *)(SRAM1_BASE_ADDRESS + address));} else if (address < 0x00200000) {return *((volatile uint8_t *)(SRAM2_BASE_ADDRESS + (address - 0x00100000)));} else if (address < 0x00300000) {return *((volatile uint8_t *)(SRAM3_BASE_ADDRESS + (address - 0x00200000)));} else if (address < 0x00400000) {return *((volatile uint8_t *)(SRAM4_BASE_ADDRESS + (address - 0x00300000)));}return 0;  // 超出范围
}

        在实际应用中，SRAM通常与动态随机存储器（DRAM）结合使用，她一种层次化存储体系结构。SRAM作为高速缓存，提供快速的数据访问，而DRAM则提供更大的存储容量。通过对数据的智能管理和缓存，可以提高系统的性能和效率。