FPGA高端图像处理培训第一期，提供工程源码+视频教程+FPGA开发板

FPGA高端图像处理培训第一期，提供工程源码+视频教程+FPGA开发板

1、FPGA图像处理培训现状分析

FPGA图像处理培训现状；
目前FPGA图像处理培训现状可谓尔虞我诈合纵连横，大有春秋战国+三国演义之风；
你或许听说过FPGA培训机构，他们收费3到5万，而你学到的仅仅是串口等低端技能，因为他们的目的只是为了让你贷款学费，赚金融的钱，至于你学什么学到了什么，那只是他们挣钱的工具，所以多数FPGA培训机构属于昧着良心骗学生，不值得评价；

你或许在某宝某鱼某QQ群某公众号看到过卖视频教程的，这类视频讲得很好很详细，但在我看来有点主次不分了，没有从工程项目应用、职场、老板等角度去教会学生如何快速的实现FPGA项目的角度去讲；举个例子，有的博主会花大篇幅去讲i2c如何实现的，这纯属浪费时间，i2c属于低速总线，一般在项目中用作芯片配置，是很成熟很简单的东西，我只需要知道怎么用就行了，根本不需要去手写一个i2c总线，一般的公司里，这种基础的模块都有，领导需要的是你快速把他用起来然后做项目，谁会要求你去写这么个玩意儿呢？就好比你在写C代码时调用print()函数打印个东西，哪个领导会要求你去写一个print()函数呢？会用、快速用、用的好、做项目、交差、到账、分钱；这是领导在乎的；突然想起网上的一句话，何为愚蠢？愚蠢就是把大量时间和精力拿去做毫无意义的事情；

你或许可以去B站看海量免费的视频教程，视频看多了，你以为自己行了，结果3行verilog代码都写不出来，甚至看代码都不行，更别说做项目了；所以我的建议是《珍爱FPGA，远离视频教程》；你想想，如果看视频教程都能学会FPGA，还有人去送外卖吗？FPGA是一个动手+动脑的游戏，你却理解为了左手拿着肥宅水右手拿着炸鸡腿看游戏直播的行当，是不是有点南辕北辙了？所以我的建议《多看代码+多理解代码+多问问题+多写代码》；当然，也不是说视频教程不能看，但应该看的是工程或者项目代码实现的架构，数据流向等宏观的方向性的介绍，至于里面的细节，则需要你去查资料，然后看代码，看仿真，多问，多些，自己复现等，这样才是你自己学到的，视频教程，那是别人脑子里的东西，无法复制粘贴到你的脑子里，只有通过你自己的《学习》才能讲你学到的东西下载固化到你的脑子里；

2、本FPGA图像处理培训优势亮点

本FPGA图像处理培训优势亮点主要分为架构全、起点高、实用性强、项目应用级别、细节恐怖、工程源码清晰等几个方面；

架构全

本FPGA图像处理培训的内容架构很全；如果以图像缓存为界限，本博主将图像处理的架构分为《图像处理基本》、《图像前处理》、《图像中处理》、《图像前+中处理》、《图像后处理》、《图像前+中+后综合处理》几类框架，但请注意，以上分类纯属博主根据自身开发经验取名，没有任何学术依据，如有雷同纯属巧合；具体如下：

图像处理基本框架如下：

图像处理基本框架实质上并没有图像处理，但它作为一个框架，是图像处理的基础；它以图像缓存为核心，后续的图像处理可以在图像缓存前面进行，也可以在图像缓存中进行，还可以在图像缓存后进行；为了配合学习图像处理基本框架，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

图像前处理框架如下：

图像前处理在图像处理基本框架基础上发展而来，也就是在图像缓存之前先做图像处理；具体说是在图像缓存之前对输入视频做图像缩放处理；结合上文和框图应该很好理解；为了配合学习图像前处理，我安排了3套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

图像中处理基本框架如下：

图像中处理在图像处理基本框架基础上发展而来，也就是在图像缓存中做图像处理，也就是将图像处理的过程和介质放到DDR3中去；具体说是把输入视频缓存到DDR3中做多路视频拼接处理；结合上文和框图应该很好理解；为了配合学习图像中处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

图像前+中处理框架如下：

图像前+中处理在图像前处理和图像中处理基础上发展而来，也就是在图像处理在缓存之前和之中都进行了；具体说是把输入视频先做图像缩放处理，然后再DDR3中再做多路视频拼接处理；结合上文和框图应该很好理解；为了配合学习图像前+中处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

图像后处理框架如下：

图像后处理在图像处理基本框架基础上发展而来，也就是在图像缓存之后再做图像处理；具体说是把缓存后的视频做图像去雾处理；结合上文和框图应该很好理解；为了配合学习图像后处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

图像中+后处理框架如下：

图像中+后处理在图像中处理和图像后处理基础上发展而来，图像处理的过程和介质包括中后，且各自还有交互；具体说是把输入视频做两次缓存得到帧差，然后基于帧差算法对视频做运动目标做识别画框处理；为了配合学习图像中+后综合处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

起点高

本FPGA图像处理培训的内容起点很高；比如你可能听说或学到的什么OV5640摄像头配置和视频采集之类的东西，在我的培训资料里都是垃圾，上不了台面，仅仅是一个小工具而已，听了我的视频说明，你会恍然大悟，原来我一直在乎的东西实际上在项目中根本不重要，原来我一直人为高大上的硬件原来都是工业垃圾。。。我的培训资料，不仅包括图像的采集、缓存、缩放、拼接等，还包括FPGA时序约束，如果你编译出来的工程时序都不过，这样的工程你敢用到产品上去吗？我提供的工程时序报告都是这样的：

所以，我不做那种低端的、没有工程项目意义的、只为骗取学生可怜生活费的培训，我只做能提高学生技能、增加学生进大厂机率的起点高培训；

实用性强

本FPGA图像处理培训的内容实用性很强；比如你可能听说或学到的什么OV5640摄像头的采集输出，但你可能不知道的是，你学的这些东西都是垃圾，没有实用性；你见过市面上有哪个产品是用OV5640这样的东西做的吗？既然是工业垃圾，为什么还要去学他呢？你可能会说我只是通过OV5640摄像头来学习怎么做图像缓存，因为OV5640摄像头便宜；很好，如果你能悟道这一层，说明你很有前途，我的培训资料里也有OV5640，但它只是工具，我的目的不是去介绍OV5640让你学会用它，而是让你学会图像的处理技能；基于此，在我的培资料里，还提供了FPGA内部生成的动态彩条作为输入，可以模拟一个摄像头；此外，我的培训资料里还有HDMI输入，采用纯逻辑代码实现，支持1920x1080@60Hz的处理能力，某宝目前还找不到这样的代码+配套的开发板，但我这里有；此外，为了方便验证，你还可以选择一套配套的FPGA开发板；我的FPGA图像处理培训内容讲的是实用性，你学到的都是有现实价值的、有工程项目意义的、实用性强的内容；

项目应用级别

本FPGA图像处理培训的内容都是项目应用级别的；你从我这里学到的不是做实验，而是项目开发；所以请记住，你是在做项目，不是在学FPGA；比如图像采集传输，在医疗、军工等行业应用十分广泛，特别是军工，每年都有很多研究所去高校挖人，如果你在校期间就已练习两年半获得了项目经验，人家还不《箪食壶浆以迎王师》的忽悠你去他那儿？本FPGA图像处理培训的每一个项目，都有对应的项目应用场景，所以请记住，你不是在学FPGA，你是在做项目；

细节恐怖

本FPGA图像处理培训的内容都细节是恐怖的；每一个工程都有说明，每一个代码模块都有介绍，每一行代码都有注释；当然那些已经模块化、没有现实意义的功能模块除外；你在我提供的工程代码里，几乎很难找到一行没有注释的代码，而且我的注释十分朴实无华，直接上的是中文注释，不玩儿那些花里胡哨的英文注释，毕竟学生看的是代码不是干英文翻译的，下面举个例子，看看代码注释：

注意！！！我是在Notepad++的代码编辑器上写的，所以其他编辑器打开代码可能出现乱码；建议将vivado与Notepad++绑定，具体方法可百度搜索《vivado联合Notepad++方法》；
所谓细节恐怖只是保守的活法，以你为再恐怖的细节再详细的讲解也不可能做到让你一看就懂，所以我还大胆的提供了永久性技术支持服务，也就是说你看代码、写代码、做项目遇到问题，可以随时问我，我知道的都会为你解答，当然，这里有两个前提，一是别三更半夜来问，因为大家都要休息，二是你做的项目可能我没做过或者过于高端我没接触过，这种就没法支持了；

工程源码清晰

此外，培训资料提供的全部vivado工程架构清晰，代码流畅，可读性、可移植性都很强，这里举例如下，以OV5640摄像头输入做帧差算法运动目标识别工程为例，该工程由Block Design和模块例化组成，其中Block Design设计如下：

代码模块例化后的代码架构如下：

工程编译后资源消耗低、功耗低、时序收敛，如下：

3、本FPGA图像处理培训内容介绍

本FPGA图像处理培训内容以具体的FPGA工程为基础，每个FPGA工程包括本身的源代码+对应的模块仿真+对应的视频讲解，如下：

本FPGA图像处理培训一共准备了13套vivado项目工程+3套vivado仿真工程+多个视频讲解教程；具体如下：

图像处理基本框架

图像处理基本框架如下：

图像处理基本框架实质上并没有图像处理，但它作为一个框架，是图像处理的基础；它以图像缓存为核心，后续的图像处理可以在图像缓存前面进行，也可以在图像缓存中进行，还可以在图像缓存后进行；为了配合学习图像处理基本框架，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

该架构下提供了2套Vivado工程源码，工程源码设计架构如下：

2套Vivado工程源码的区别在于输入视频的不同，具体如下：

第1套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率1280x720@30Hz；
输出：HDMI，分辨率1280x720@60Hz；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；

第2套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：HDMI或者FPGA内部动态彩条，纯VHDL解码方案，分辨率1920x1080@60Hz，笔记本电脑模拟输入源；
输出：HDMI，分辨率1920x1080@60Hz；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；

通过以上2套Vivado工程源码+配套的文字版博客设计说明+配套的视频讲解教程；你将学到如下知识和技能；

图像前处理框架

图像前处理基本框架如下：

图像前处理在图像处理基本框架基础上发展而来，也就是在图像缓存之前先做图像处理；具体说是在图像缓存之前对输入视频做图像缩放处理；结合上文和框图应该很好理解；为了配合学习图像前处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

该架构下提供了3套Vivado工程源码，工程源码设计架构如下：

2套Vivado工程源码的区别在于输入视频和缩放比例的不同，具体如下：

第1套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率1280x720@30Hz；
输出：HDMI，分辨率960x540@60Hz；
图像缩放方案：自研纯Verilog图像缩放；
图像缩放实例：1280x720缩放到960x540；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；

第2套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率1280x720@30Hz；
输出：HDMI，分辨率1920x1080@60Hz；
图像缩放方案：自研纯Verilog图像缩放；
图像缩放实例：1280x720缩放到1920x1080；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；

第3套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：HDMI或者FPGA内部动态彩条，纯VHDL解码方案，分辨率1920x1080@60Hz，笔记本电脑模拟输入源；
输出：HDMI，分辨率1280x720@60Hz；
图像缩放方案：自研纯Verilog图像缩放；
图像缩放实例：1920x1080缩放到1280x720；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；

通过以上3套Vivado工程源码+配套的文字版博客设计说明+配套的视频讲解教程；你将学到如下知识和技能；

图像中处理框架

图像中处理基本框架如下：

图像中处理在图像处理基本框架基础上发展而来，也就是在图像缓存中做图像处理，也就是将图像处理的过程和介质放到DDR3中去；具体说是把输入视频缓存到DDR3中做多路视频拼接处理；结合上文和框图应该很好理解；为了配合学习图像中处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

该架构下提供了2套Vivado工程源码，工程源码设计架构如下：
其中2路视频拼接工程设计架构如下：

其中4路视频拼接工程设计架构如下：

2套Vivado工程源码的区别在于输入视频做几路拼接的不同，具体如下：

第1套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率960x540@30Hz；
输出：HDMI，1920x1080@60Hz背景下叠加显示2路拼接的960x540的有效图像；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
多路视频拼接方案：FDMA图像缓存内部拼接；
多路视频拼接路数：2路视频拼接；

第2套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率960x540@30Hz；
输出：HDMI，1920x1080@60Hz背景下叠加显示4路拼接的960x540的有效图像；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
多路视频拼接方案：FDMA图像缓存内部拼接；
多路视频拼接路数：4路视频拼接；

通过以上2套Vivado工程源码+配套的文字版博客设计说明+配套的视频讲解教程；你将学到如下知识和技能；

图像前+中处理框架

图像前+中处理框架如下：

图像前+中处理在图像前处理和图像中处理基础上发展而来，也就是在图像处理在缓存之前和之中都进行了；具体说是把输入视频先做图像缩放处理，然后再DDR3中再做多路视频拼接处理；结合上文和框图应该很好理解；为了配合学习图像前+中处理，我安排了4套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

该架构下提供了2套Vivado工程源码，工程源码设计架构如下：

2套Vivado工程源码的区别在于输入视频不同，具体如下：

第1套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率1280x720@30Hz；
输出：HDMI，1920x1080@60Hz背景下叠加显示2路拼接的960x540的有效图像；
图像缩放方案：自研纯Verilog图像缩放；
图像缩放实例：1280x720缩放到960x540；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
多路视频拼接方案：FDMA图像缓存内部拼接；
多路视频拼接路数：2路视频拼接；

第2套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：HDMI或者FPGA内部动态彩条，纯VHDL解码方案，分辨率1920x1080@60Hz，笔记本电脑模拟输入源；
输出：HDMI，1920x1080@60Hz背景下叠加显示2路拼接的960x540的有效图像；
图像缩放方案：自研纯Verilog图像缩放；
图像缩放实例：1920x1080缩放到960x540；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
多路视频拼接方案：FDMA图像缓存内部拼接；
多路视频拼接路数：2路视频拼接；

通过以上2套Vivado工程源码+配套的文字版博客设计说明+配套的视频讲解教程；你将学到如下知识和技能；

图像后处理框架

图像后处理框架如下：

图像后处理在图像处理基本框架基础上发展而来，也就是在图像缓存之后再做图像处理；具体说是把缓存后的视频做图像去雾处理；结合上文和框图应该很好理解；为了配合学习图像后处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

该架构下提供了2套Vivado工程源码，工程源码设计架构如下：

2套Vivado工程源码的区别在于输入视频的不同，具体如下：

第1套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率1280x720@30Hz；
输出：HDMI，分辨率1280x720@60Hz；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
图像去雾方案：暗通道先验算法，纯verilog图像去雾方案；

第2套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：HDMI或者FPGA内部动态彩条，纯VHDL解码方案，分辨率1920x1080@60Hz，笔记本电脑模拟输入源；
输出：HDMI，分辨率1920x1080@60Hz；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
图像去雾方案：暗通道先验算法，纯verilog图像去雾方案；

通过以上2套Vivado工程源码+配套的文字版博客设计说明+配套的视频讲解教程；你将学到如下知识和技能；

图像中+后处理框架

图像中+后处理框架如下：

图像中+后处理在图像中处理和图像后处理基础上发展而来，图像处理的过程和介质包括中后，且各自还有交互；具体说是把输入视频做两次缓存得到帧差，然后基于帧差算法对视频做运动目标做识别画框处理；为了配合学习图像中+后综合处理，我安排了2套Vivado工程源码+配套视频讲解，好学的你应该可以把握住；

该架构下提供了2套Vivado工程源码，工程源码设计架构如下：

2套Vivado工程源码的区别在于输入视频的不同，具体如下：

第1套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：OV5640摄像头或者FPGA内部动态彩条，分辨率1280x720@30Hz；
输出：HDMI，分辨率1280x720@60Hz；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
运动目标识别方案：帧差算法，纯verilog帧差算法运动目标识别；

第2套工程源码：
开发板FPGA型号：Xilinx–Artix7–xc7a35tfgg484-2；
FPGA开发环境：Vivado2019.1；
输入：HDMI或者FPGA内部动态彩条，纯VHDL解码方案，分辨率1920x1080@60Hz，笔记本电脑模拟输入源；
输出：HDMI，分辨率1920x1080@60Hz；
图像缓存方案：FDMA图像缓存+DDR3颗粒+图像3帧缓存；
运动目标识别方案：帧差算法，纯verilog帧差算法运动目标识别；

通过以上2套Vivado工程源码+配套的文字版博客设计说明+配套的视频讲解教程；你将学到如下知识和技能；

图像处理仿真框架

图像处理仿真采用Vivado+Matlab联合仿真架构，如下：

Vivado+Matlab联合仿真详细步骤如下：

第1步：网上下载一张jpg格式的图片作为测试输入图像；
第2步：用Matlab程序提取图片中的RGB像素，并保存为txt文档；
第3步：将输入测试图片RGB像素的txt文档复制到Vivado仿真工程中；
第4步：Vivado仿真工程读取输入图片RGB像素的txt文档，并生成视频流；
第5步：Vivado仿真工程将输入图像视频流送入图像处理模块，并将图像处理后的RGB像素输出保存为txt文档；
第6步：将图像处理后的RGB像素输出保存的txt文档复制到Matlab工程中；
第6步：用Matlab程序提取仿真输出TXT文档中的RGB像素，并转换为图片输出；
Matlab程序在第6步时会同时输出原图和图像处理后的图片，形成效果对比；

本FPGA高端图像处理培训工提供了3套仿真程序，具体如下：

第1套仿真程序
FDMA仿真程序；用于FDMA的专用仿真，目的是让读者掌握FDMA用户操作时序，为FDMA控制器的设计提供扎实基础；同时也是整个图像缓存架构的基础；

第2套仿真程序
图像缩放仿真程序；用图像缩放模块的专用仿真，目的是让读者掌握图像缩放模块的时序，为分析理解图像缩放模块代码做参考；

第3套仿真程序
图像去雾仿真程序；用图像去雾模块的专用仿真，目的是让读者掌握图像去雾模块的时序，为分析理解图像去雾模块代码做参考；

基于以上三套仿真程序和配套的视频讲解，目的是为读者提供一种仿真架构设计，让读者可以用本套架构仿真自己的图像处理模块；

视频教程+免费试看

FPGA高端图像处理培训的视频教程分为Vivado工程讲解视频、仿真讲解视频、时序约束和时序优化讲解视频三个部分；
需要注意的是，视频教程只是方便读者了解设计架构和思想，千万不要迷恋视频教程，不要想通过看视频学会FPGA，要在看视频教程了解架构的前提下深挖代码、理解代码设计、掌握模块用法，才能将FPGA技能装进自己的脑细胞里；

给出前文《图像处理基本框架》章节中工程源码1的Vivado工程完整的搭建、设计视频教程，仅作视频教程试看，如果你觉得还行，可以考虑是否需要本套图像处理培训资料，频教程试看如下：

试看视频-Vivado工程搭建

4、本FPGA图像处理培训资料清单

培训资料

本FPGA图像处理培训资料清单如下：

配套的FPGA开发板

工程源码配套的FPGA开发板为选配，可用于工程验证和后续开发，具体如下：
该开发板为精简、小巧、适用、经济、功能齐全的本博主专属VIP开发板，VIP开发板由核心板+底板构成；具体配置和接口如下：

核心板配置如下：

板载FPGA型号：Artix7–xc7a35tfgg484-2；Xilinx经济型FPGA；
板载DDR3型号：MT41J64M16LA-15E，板载1片该型号DDR3，内存128M，已经够用了；
板载FLASH型号：S25FL032P，板载1片该型号FLASH，用于程序固化；
板载50M晶振，作为FPGA系统时钟；
板载JTAG接口，用于程序调试；
板载4颗用户LED灯，用于用户开发；取消了板载按键，鸡肋设计，直接用VIO调控即可；
板载12V直流电源接口，用于开发板供电；
板载20 PIN用户IO引脚，可接本博主的LVDS显示屏或者其他外设；

底板配置如下：

板载125M晶振，用于MGT高速接口时钟；
板载1路SFP光口，用于高速接口开发；
板载1路RJ45网口，用于以太网开发，PHY芯片为RTL8211E；
板载1路OV5640摄像头接口，用于图像开发；
板载1路HDMI输入接口，最大支持1920x1080@60Hz分辨率，驱动芯片为TMDS141RHAR；
板载1路HDMI输出接口，最大支持1920x1080@60Hz分辨率，直连FPGA的HP BANK；
板载1路串口，用于用户调试；
板载1路SD卡接口；
板载4颗用户LED灯，用于用户开发；
板载1颗用户按键；

配套的FPGA开发板发货清单如下：

物品	数量
FPGA开发板	1块
开发板电源	1个
开发板下载器	1个
OV5640摄像头	1个
USB串口线	1根

5、图像处理工程源码输出效果

图像采集输出演示

该输出演示对应前文《图像处理基本框架》章节中的2套Vivado工程源码，输出演示如下：
视频前半段为动态彩条输出；
视频前后段为ov5640输出；

图像采集输出演示

图像缩放输出演示

该输出演示对应前文《图像前处理框架》章节中的3套Vivado工程源码，输出演示如下：
左边视频为笔记本1920x1080的原视频；
右边视频为FPGA缩放到1280x720的视频；

图像缩放输出演示

多路图像拼接输出演示

该输出演示对应前文《图像中处理框架》章节中的2套Vivado工程源码，输出演示如下：
视频前半段为4路动态彩条拼接输出；
视频前后段为4路OV5640摄像头拼接输出；

图像拼接输出演示

图像去雾输出演示

该输出演示对应前文《图像后处理框架》章节中的2套Vivado工程源码，输出演示如下：

图像去雾输出演示

图像识别跟踪输出演示

该输出演示对应前文《图像中+后处理框架》章节中的2套Vivado工程源码，输出演示如下：
OV5640输入 图像识别跟踪输出演示如下：

图像识别跟踪输出演示

HDMI输入 图像识别跟踪输出演示如下：

图像识别跟踪输出演示

6、FPGA图像处理培训资料获取

福利：工程代码的获取
代码太大，无法邮箱发送，以某度网盘链接方式发送，
资料获取方式：私，或者文章末尾的V名片。
网盘资料如下：