如何做含有identify抓信号的fpga版本（image或者Bit）

        在数字的FPGA debug中除了ila就是identify了，identify是synopsys公司的RTL级的调试工具。要用起来idetify，第一步就是要做出含有identify的信号的FPGA版本，quartus的是image，Ximlinx的是Bit或者Bin文件。具体有以下几步：

        1.在synaplify的综合的时候打开identify的选项，也就是在synaplify.prj里面加命令如下：

        2.在.idc里面加入你要观测的信号，格式如下：

        重要的是指定抓的clk和深度以及信号，其实和ila差不多的。当然这种比较容易出错，不容易出错的是用界面去选信号：

        a).打开synaplify，命令synplify_premier ,然后再打开工程文件.prj,这里面要有identify的文件，也就是要有图1的那两句话，你才能出现identify的标识，然后双击它，就会出现RTL的层级关系，如下图：

        b).点击instrument->IICE->add IICE ,设置深度，抓取的clk后面再设置。

        c).首先选取clk，看到有眼镜标志的信号才是可以抓取的，右击，选择Sample Clock。

        d).接着选择信号,可以同时选择好几个，右击这个时候选择Sample and Triger,意思是既是信号又是可以当做触发来用的。最后点击保存，信号的文件idc就做好了。

e).如果说本来没有identify.idc的话，可以在output右击，选择new identify implementation.这时候图标变成identify的样子，然后再在output上面右击选择identify instrumentor。如下图。然后的步骤和上面一样。