紫光同创-盘古200pro+开发板

本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)

一、开发系统介绍

开发系统概述

MES2L676-200HP 开发板采用紫光同创 logos2 系列 FPGA，型号：PG2L200H-6FBB676。开发板采用核心板+扩展版结构，核心板与扩展板之间使用高速板对板连接器进行连接，核 心 板 侧 连 接 器 型 号 ： LB3524-G120P-WOR ， 扩 展 板 侧 连 接 器 型 号 ：LB3524-G120S-WOR。

核心板主要由 FPGA+2 颗 DDR3+2 颗 FLASH+电源及复位组成，承担了 FPGA 最小系统运行及高速数据处理及存储功能。FPGA 选用紫光同创 28nm 工艺 FPGA（logos2：PG2L200H-6FBB676）；PG2L200H 与 DDR3 在数据交互时时钟频率最高可达 1066Mbps，两颗 DDR3 数据位宽共 32bit，因此数据带宽可达（1066Mbps*32），充分满足高速多路数据存储的需求；另外 PG2L200H FPGA 带有 8 路 HSST 高速收发器，每路速度高达6.6Gb/，非常适用于光纤通信与 PCIe 通信；核心板上的两颗 FLASH 采用，主要用于存储 FPGA 配置文件 。

底板为核心板扩展了丰富的外围接口，其中包括 HDMI 输出接口、HDMI 输入接口、网口、串口，SD 卡接口、光纤模块接口，SMA 接口、PCIe 接口，并配置了按键、LED灯、EEPROM 器件。

开发系统简介

开发系统外设资源 

开发系统功能框图 

综上所述，MES2L676-200HP 开发平台所能实现的功能描述如下所示：

 Logos2 FPGA 核心板
由 PG2L200H-6IFBB676+2 片 512MB DDR3 + 2 片 128Mb QSPI FLASH 组成。 

 PCIe X4 接口 * 1
支持 PCI Express 2.0 标准，提供 PCIe X4 高速数据传输接口，单通道通信速率可高达 5GBaud。

 SFP 高速光纤接口 * 2
Logos2 FPGA 的 HSST 收发器的 2 路高速收发器连接到 2 个光模块的发送和接收，实现 2 路高速的光纤通信接口。每路的光纤数据通信接收和发送的速度高达6.6Gb/s。

 SMA 接口
Logos2 FPGA 的 HSST 收发器的 1 路高速收发器连接到 SMA 接口，数据通信接收和发送的速度高达 6.6Gb/s。

 HDMI 输出 * 1
选用了国产宏晶微公司的 MS7210 HMDI 发送芯片，兼容 HDMI1.4b 及 HDMI 1.4b下标准视频的 3D 传输格式。支持的最高分辨率高达 4K@30Hz，最高采样率达到 300MHz；支持 HBR 音频。

 HDMI 输入 * 1
选用了国产宏晶微公司的 MS7200 HMDI 接收芯片，兼容 HDMI1.4b 及 HDMI 1.4b下标准视频的 3D 传输格式。支持的最高分辨率高达 4K@30Hz，最高采样率达到 300MHz；支持 HBR 音频。

 USB 转串口 * 1
用于与电脑进行串口通信，方便用户进行调试。串口芯片采用 Silicon Labs 的USB-UART 芯片: CP2102 , USB 接口采用 USB Type C 接口。

 Micro SD 卡座
支持 SDIO 模式和 SPI 模式。

 EEPROM
板载一片 IIC 接口的 EEPROM：24C02；

 JTAG 接口
10 针 2.54mm 间距的双排排针口，用于 FPGA 程序的下载和调试。

 LED 灯
8 个用户发光二极管；

 按键
8 个用户按键，1 个复位按键；

 FMC 扩展口
FMC 扩展口共扩展 29 对差分 IO，1 路 I2C 总线信号，一路 HSSTLP 高速串行数据收发信号以及为 HSSTLP 提供的一路参考时钟。

二、核心板

核心板概述
MES2L676-200HP 核心板是“小眼睛科技”基于多年 FPGA 开发经验，采用紫光同创logos2 系列 PG2L200H-6IFBB676 作为主控芯片而开发的全新国产高性能 FPGA 核心板，具有高数据带宽、高存储容量的特点，适用于视频图像处理、高速数据采集、工业控制等多元应用场景。

MES2L676-200HP 核心板使用了 2 片 DDR3 芯片， DDR3 总容量 8Gbit，组合数据总线宽度为 32bit，最高速率支持 1066Mbps，满足用户高带宽的数据处理需求。

MES2L676-200HP 核心板扩展出 8 对 HSST TX/RX 信号，用于光纤通信、PCIe 通信、FMC 接口通信。在满足用户需求的同时，FPGA 芯片到接口之间走线做了等长和差分处理，非常适合二次开发。

MES2L676-200HP 核心板尺寸结构图如下图所示：

系统描述

FPGA
FPGA 型号为 PG2L200H-6IFBB676，属于紫光同创 logos2 系列产品，速度等级为 6，温度范围：工业级（-40~100°C），FBB 封装，管脚数目 676。紫光同创 Logos2 系列 FPGA 产品型号的编号内容及意义如下： 

PG2L200H-6IFBB676 主要参数如下：

电源接口
MES2L676-200HP 核心板供电电压为 VCCIN，输入电压为 5V，需通过板对板连接器供电，连接底板时通过底板供电。板上的电源设计示意图如下图所示: 

各电源的功能如下表所示：

 时钟

 MES2L676-200HP 核心板上配有 1 个有源差分晶振，1 个单端 27MHz 晶振。差分晶振用于 DDR3 的参考时钟输入，单端 27MHz 用于 FPGA 的系统时钟源。

125MHz 差分晶振

下图中 U7 为 125MHz 有源差分晶振，此时钟为 DDR3 提供输入参考时钟，晶振输出到 FPGA DDR3 信号所在 BANK 上。

具体的管脚约束如下表所示：

27MHz 单端时钟

下图 U11 为 27MHz 有源晶振电路，此时中连接至 FPGA 内部的全局时钟管脚上，可为 FPGA 提供输入参考时钟。

具体的管脚约束如下表所示： 

上电 IO Status 

在 Logos2 器件上有一个功能复用 IO，控制从上电完成后到进入用户模式之前中所有用户 IO 的弱上拉电阻是否使能。此管脚在配置之前或是配置过程中，该引脚不允许悬空，此 IO 在上电后的对应功能如下：
（1）“0”，使能所有用户 IO 内部上拉电阻。
（2）“1”，不使能所有用户 IO 内部上拉电阻。
MES2L676-200HP 核心板将此管脚的功能默认接 GND，用户可根据需求，自行焊接电阻选择上电后初始的 IO 状态；
功能电路如下： 

JTAG 接口 

MES2L676-200HP 核心板正面左上角预留 JTAG 触点，可在没有底板的情况下调试核心板。FPGA 的 JTAG 信号通过高速板对板连接器与底板 JTAG 接口相连，用于下载FPGA 程序或者固化程序到 FLASH。

DDR3 

MES2L676-200HP 核心板配了两个 4Gbit（512MB）的 DDR3 芯片（共计 8Gbit），DDR 的总线宽度供 32bit，DDR3 型号选择为 Micron 公司 MT41K256M16TW-107:P，（兼容 Micron MT41K256M16HA-125、Winbong W634GU6NB-11）。DDR3 SDRAM 的最高运行时钟速度可达 533MHz（数据速率）。该 DDR3 存储系统直接连接到了 FPGA 的 R4、R5，DDR3 SDRAM 的硬件连接示意图如下图所示：

DDR3 布线采用 50 欧姆走线阻抗用于单端信号，DCI 电阻（VRP / VRN）以及差分时钟设置为 100 欧姆。每个 DDR3 芯片在 ZQ 上采用 240 欧姆电阻下拉。DDR-VDDQ设置为 1.5V，以支持所选的 DDR3 器件。DDR-VTT 是与 DDR-VDDQ 始终电压跟随，保持为 1/2 倍 DDR-VDDQ 的电压值。DDR-VREF 是一个独立的缓冲输出，等于 1/2 倍DDR-VDDQ 的电压。DDR-VREF 是隔离的，可为 DDR 电平转换提供更清晰的参考。 

具体的管脚分配如下表所示：

QSPI Flash 

MES2L676-200HP 核心板采用两片 winbond 公司的 4 位 SPI（QSPI）串行 Nor 闪存
W25Q128JV，容量共 256Mb，最高支持 8bit 模式。
两颗 QSPI FLASH（U15、U9）的电路连接如下：

QSPI Flash 管脚分配如下:

扩展 IO 

扩展 IOMES2L676-200HP 核心板背面共有 4 个 120pin 高速扩展口 J1/J2/J3/J4，核心板侧连接器型号：LB3524-G120P-WOR，扩展板侧连接器型号：LB3524-G120S-WOR。，

FPGA 的 IO 通过 4 个扩展口与底板连接，实现高速数据通信。

扩展口 J1

扩展口 J2

扩展口 J3

注：“*”标 IO 为 1.5V 电平标准，其他 IO 为 3.3V 电平标准； 

扩展口 J4

三、扩展底板

扩展底板简介

通过前面开发系统的介绍可知，扩展底板的外设资源如下：

HDMI 输出接口 *1
光纤接口 *2
SD 卡接口 *1
HDMI 输入接口 *1
10/100/1000M 以太网接口 *1
SMA 接口 *4
PCIe 接口 *1
按键 *5
USB 转 UART *1
Jtag 调试接口 *1
LED 灯 *8
FMA 连接器 *1   

外接接口通信

网口

MES2L676-200HP 开发板使用 Realtek RTL8211 PHY 实现了一个 10/100/1000 以太网端口，用于网络连接。 该器件工作电压为支持 2.5V、3.3V。PHY 连接到 BANK L3，并通过 RGMII 接口连接到 MES2L676-200HP。RJ-45 连接器是 HFJ11-1G01E-L12RL，具有集成的自动缠绕磁性元件，可提高性能、质量和可靠性。RJ-45 有两个状态指示灯 LED，用于指示流量和有效链路状态。

下图为 MES2L676-200HP 开发板上的网口连接框图。      

具体的管脚分配如下所示：

SFP 光纤接口

MES2L676-200HP 板上有 2 路 SFP 光纤接口，用户可使用光模块与光纤接口相连进行光纤通信。2 路光纤接口分别跟 FPGA 的 HSST 收发器的 2 路 RX/TX 相连接， TX 信号和 RX 信号都是以差分信号方式连接 FPGA 和光模块，每路 TX 发送和 RX 接收数据速率高达 6.6Gb/s。HSST 收发器的参考时钟由板载的 125M 差分晶振提供。

FPGA 和光纤设计示意图如下图所示: 

具体的管脚约束如下表所示：

SMA 接口

MES2L676-200HP 板上扩展了一路 SMA 接口信号用于高速数据传输。开发板 SMA接口符合标准 SMA 接口规范，可使用”内螺旋+插针“的 SMA 线连接板卡”外螺旋+插孔”的 SMA 接口进行通信，板卡 SMA 接口与 FPGA 的 HSST 收发器的一路 RX/TX 相连，TX信号和 RX 信号都是以差分信号方式通过隔直电容连接 FPGA 和 SMA 接口， TX 发送和 RX 接收数据速率高达 6.6Gb/s。HSST 收发器的参考时钟由板载的 125M 差分晶振提供。 

具体的管脚约束如下表所示：

PCIe x4 接口

MES2L676-200HP 扩展底板上提供一个工业级高速数据传输 PCIe x4 接口， PCIE卡的外形尺寸符合标准PCIe卡电气规范要求，可直接在普通PC的x4PCIe插槽上使用。

PCIe接口的收发信号直接跟FPGA的HSST收发器相连接，四通道的 TX 信号和RX 信号都是以差分信号方式连接到FPGA，单通道通信速率可高达5G bit带宽。PCIe 的参考时钟由PC的PCIe 插槽提供给开发板，参考时钟频率为100Mhz。

TX 发送信号和参考时钟 CLK 信号用 AC 耦合模式连接。

MES2L676-200HP 与 PCIe 卡槽的管脚连接如下表所示。

串口

MES2L676-200HP 扩展底板上集成了一路 USB 转串口模块，采用的 USB-UART 芯片是 CP2102 , USB 接口采用 USB Type C 接口，可用 USB Type C 线连接到 PC 端进行串口数据通信。

USB Uart 电路设计的示意图如下图所示：

具体的管脚分配如下：

JTAG

MES2L676-200HP 扩展底板上的 JTAG 接口用于下载 FPGA 程序或者固化程序到FLASH。为了减轻带电插拔造成对 FPGA 芯片的损坏，在设计上在 JTAG 信号位置添加了保护二极管来保证信号的电压在 FPGA 接受的范围，避免 FPGA 的损坏。

提醒：通电的情况下，应避免带电插拔。 

HDMI

HDMI 输入接口

HDMI输入接口的实现，选用了国产宏晶微公司的MS7200HMDI接收芯片， 兼容 HDMI1.4b及 HDMI 1.4b下标准视频的3D传输格式。支持的最高分辨率高达4K@30Hz，最高采样率达到 300MHz；MS7200 支持 YUV 和 RGB 之间的色彩空间转换，数字接口支持 YUV 及 RGB 格式输出；MS7200 不仅支持通过 IIS 总线或 SPDIF 传输高清音频，还支持高比特音频（HBR）音频，在 HBR 模式下，音频采样率最高为 768KHz。其中 MS7200 的 IIC 配置接口与 FPGA 的 IO 相连，通过 FPGA 的编程来对 MS7200进行初始化和控制操作，MES2L676-200HP 开发板上将 MS7200 的 SA 管脚下拉到地，故 IIC 的 ID 地址为 0x56；

HDMI 输入接口的硬件连接如下图所示。 

具体的管脚分配如下所示：

HDMI 输出接口

HDMI 输出接口的实现，选用了国产宏晶微公司的 MS7210 HMDI 发送芯片，兼容 HDMI1.4b 及 HDMI 1.4b 下标准视频的 3D 传输格式。内置可编程 EDID 缓存，支持的最高分辨率高达4K@30Hz，最高采样率达到 300MHz；MS7210 支持 YUV 和 RGB之间的色彩空间转换，数字接口支持 YUV 及 RGB 格式输入；MS7210 的 IIS 接口不仅支持高清音频的传输，还支持高比特音频（HBR）音频，在 HBR 模式下，音频采样率最高为 768KHz。其中，MS7210 的 IIC 配置接口与 FPGA 的 IO 相连，通过 FPGA 的编程来对 MS7210 进行初始化和控制操作，MES2L676-200HP 开发板将 MS7210 的SA 管脚上拉到电源电压，故 IIC 的 ID 地址为 0xB2；HDMI 输出接口的硬件连接如下图所示。

具体的管脚分配如下表所示：

按键/指示灯/存储接口

按键 

MES2L676-200HP 开发板上扩展有 5 个用户按键，按键连接在 FPGA 普通 IO 上，低电平有效；按键未按下时，按键信号为高电平，当按键按下时，按键信号为低电平。

具体管脚分配如下：

LED 灯

MES2L676-200HP 开发板上扩展有 8 个用户 LED 灯，连接在 PG2L200H 的 bank L3上，FPGA 输出高电平时 LED 灯亮。

扩展板上 LED 灯功能电路图如下图所示： 

具体的管脚分配如下所示：

EEPROM

MES2L676-200HP 开发板板载了一片容量为：2Kbit（1*256*8bit）的 EEPROM ，型号为 24LC02,由 1 个 256byte 的 block 组成,通过 IIC 总线进行通信。EEPROM 的I2C 信号连接的 FPGA 的 IO 口上。下图为 EEPROM 的设计示意图； 

具体的管脚分配如下：

SD CARD

MES2L676-200HP 扩展底板上扩展了一个 SD card 接口，支持 SPI 模式和 SD 模式，使用的 SD 卡为 MicroSD 卡，接口电压为 3.3V，原理图如下图所示： 

SD card 原理图

具体的管脚分配如下： 

时钟

MES2L676-200HP 扩展底板上配有两个 125MHz 有源差分晶振与 1 个 27MHz 有源晶振。两个差分晶振用于 HSST 参考时钟输入。 

125MHz 有源差分晶振

下图 U3 为 125MHz 有源差分晶振之一，用于光纤通信的参考时钟输入，晶振时钟输入至 BANK L7 上。

具体的管脚分配如下表所示：

下图 U4 为另一个 125MHz 有源差分晶振，用于 PCIe 通信的参考时钟输入，晶振时钟输入至 FPGA 的 BANK L3 上。

具体的管脚分配如下表所示：

27MHz 有源晶振

下图 U10 为扩展底板 27MHz 有源单端时钟预留于扩展地板上。 

具体的管脚分配如下表所示：

FMC 连接器

MES2L676-200HP 扩展底板预留了一组 FMC LPC 扩展口，符合 FMC 接口规范，可用于外接 FMC 模块（HDMI 输入输出模块、高速 AD 模块）。

其中 FMC 扩展口共扩展 29 对差分 IO，1 路 I2C 总线信号，一路 HSSTLP 高速串行数据收发信号以及为 HSSTLP 提供的一路参考时钟。FMC 扩展的差分信号分别连接在BANK L6、BANK L5、BANK L4、BANK L7 上，其中 BANK L6 的 IO 电压由 L6_VADJ 决定，且 L6_VADJ 可通过跳线帽座连接 J20 处的不同针脚决定为 3.3V 或 2.5V。 

                J20 位置 

FPGA 与 FMC 连接器相连的框图如下表所示：

具体的管脚分配如下表所示：

J33-A： 

供电电源

开发板的电源输入电压为+12V，请使用开发板自带的电源,不要用其他规格的电源，以免损坏开发板。扩展板上通过 1 路 DC/DC 电源芯片 SGM61163 把+12V 电压转化成+5V 电源，最大输出电流 6A;另使用一路 DC/DC 电源芯片 MT2492 把+5V 转换出+3.3V电源最大输出电流 2A 供外设接口使用；扩展板上的+5V 电源通过板间连接器给核心板供电，扩展板上电源设计如下图所示: 

底板尺寸图