浅析PCIe链路均衡技术原理与演进

在现代计算机硬件体系的持续演进中，PCIe技术始终扮演着核心角色，其作为连接 CPU 与各类周边设备的关键高速通信链路，不断推动着计算机性能边界的拓展。而 PCIe Link Equalization均衡技术，作为保障数据在高速传输过程中准确性与稳定性的关键支撑，历经多代发展，实现了从雏形到成熟、从基础功能到高级优化的全方位蜕变，成为计算机硬件技术发展历程中的重要里程碑。

一、PCIe 技术架构与链路训练

PCIe 技术诞生于 2003 年，其初衷是革新传统主板扩展总线架构，以满足日益增长的高速数据传输需求。自推出以来，在 PCI-SIG 组织的持续推动下，历经多次迭代升级，从 PCIe 1.0 到 7.0，数据传输速率呈指数级增长，如 PCIe 6.0 单链路速率已达 128 GT/s，彰显出强大的技术生命力。

扩展阅读：

• 属于PCIe 7.0的那道光来了～

• 浅析MPS对PCIe系统稳定性的影响

• CXL与PCIe世界的尽头｜你相信光吗？

• PCIe P2P DMA全景解读

• PCIe 6.0生态业内进展分析总结

• 浅析PCIe 6.0功能更新与实现的挑战

• PCIe surprise down异常与DPC功能分析

PCI-SIG在2022年6月的美国开发者大会（US DevCon）上宣布了PCI Express 7.0规范的持续进展。2023年6月发布版本0.3。最新进展，PCIe 7.0 ver0.5版本已经开放，同时宣布马不停蹄准备在2025年完成正式SPEC规范发布。

PCIe 通信体系构建于 root complex、repeaters 和 endpoints 三大核心组件之上。root complex 作为系统核心枢纽，紧密连接 CPU 和内存，并作为数据传输的总调度站，掌控着数据流向与流量分配；repeaters 中的 retimers 和 redrivers 肩负信号质量保障重任，在信号传输路径上，有效抵御信号衰减与干扰，确保数据在复杂电路环境中稳定传输；endpoints 则涵盖了丰富多样的周边设备，如高性能 GPU、大容量 SSD 等，是数据的最终归宿或源头。

链路训练是 PCIe 设备实现互联互通的关键起始步骤，包含 receiver detect、polling 和 configuration 三个紧密相连的阶段。

在 receiver detect 环节，设备上电且接入参考时钟后，各 lane 激活检测电路，以 2.5 Gbps 的 PCIe Gen 1 基础速率发送探测信号，搜索潜在链路伙伴，此为链路建立的萌芽阶段。

随后的 polling 阶段，root complex、repeater 与 endpoint 协同工作，以 Gen 1 速率传输训练序列，促使设备达成 bit 和 symbol 锁定，实现数据接收与解析的初步同步，为后续深度配置奠定基础。

在 configuration 阶段，通过 lane-to-lane deskew 操作精准校准数据偏差，确定链路宽度与 lane 编号，完成后设备可顺利进入正常通信的 L0 状态或其他低功耗、恢复状态，至此链路训练圆满完成，为数据传输搭建起基础桥梁。

二、PCIe 均衡技术核心原理与实现机制

PCIe 均衡技术，从本质而言，是一种应对高速数据传输场景下信号完整性挑战的精密补偿机制。当 PCIe 链路进行代际升级，数据传输速率呈爆发式增长，信道带宽却在物理特性与工艺限制下渐趋饱和，高频信号衰减、码间干扰等信号失真问题接踵而至，犹如在信息高速公路上布下重重 “暗礁”，严重威胁数据传输的准确性与可靠性。此时，均衡技术应运而生，恰似一位精准的 “领航员”，通过一系列复杂而精妙的信号调理手段，对传输信号进行实时的 “整形” 与 “矫正”，最大限度地削减各类失真因素，确保数据在不同硬件模块间能够以高保真的状态畅行无阻，切实维护信息传输链路的稳固与高效。

随着 PCIe 技术向更高数据速率迈进，信号失真问题愈发凸显，PCIe 均衡技术应运而生。当链路支持 PCIe Gen 3 及以上速率时，均衡技术启动，其本质是通过调整传输数据波形特性，优化链路性能，确保高速数据可靠传输。

值得着重指出的是，尽管 PCIe 均衡技术在 Gen 3 时期才得以大放异彩，广泛进入业界视野，但早期的 Gen 1（运行速率 2.5 GTps）和 Gen 2（速率 5 GTps）也并非毫无建树，它们巧妙运用去加重（deemphasis）这一信号预处理策略，在相对较低的数据速率区间内，与信号失真现象展开了卓有成效的对抗，为后续更高级、更复杂的均衡技术架构积累了宝贵的实践经验，构筑起后续技术突破的基石。

均衡技术的核心运作机制主要锚定在 PCIe 链路训练状态机（LTSSM）的恢复（Recovery）状态阶段，而 LTSSM 作为 PCIe 物理层的关键控制枢纽，掌控着链路初始化、训练以及运行过程中的诸多关键流程。

扩展阅读：浅析PCIe链路LTSSM状态机

考虑到 PCIe 链路中的每条通道（lane）在物理布线、电气特性以及所承载的数据流量等方面均存在差异，均衡操作针对每一条独立通道展开精细化、定制化的调整。每一条通道如同拥有独特 “个性” 的个体，需要适配不同的均衡参数组合，方能有效驯服各自面临的信号失真问题，确保每条通道都能以最优状态参与数据传输流程。

均衡过程遵循一套严谨、有序的四阶段推进策略，即 Phase 0、Phase 1、Phase 2 和 Phase 3，每个阶段紧密衔接、层层递进，各自肩负着明确的阶段性任务与目标，共同为实现高质量的信号传输保驾护航。从初始的链路速率适配与参数交换，到中期的动态系数调整与优化，再到后期的精细调校与最终收敛，各阶段相互配合，构成一个完整、高效的均衡技术实施框架。

在具体实现过程中，PCIe 均衡主要于 Link Training Status State Machine（LTSSM）的 Recovery 状态下执行，且分为多个精细阶段。以 Gen 3 及 Gen 4 为例，设有 0 - 10 共 11 种预设值，每种预设值对应独特的信号特征。

在 Phase 0，下游端口率先向 upstream 设备发送各 lane 的发射器预设值，随后 upstream 端口将链路速率提升至 Gen 3 并依预设值回传训练序列，开启均衡进程。

• 这是上游端口吹响均衡号角的起始阶段。要想踏入均衡进程的大门，链路需维持至少 8 GTps 的速度。若链路当前速率未达标却志在突破至 8 GTps，便会以 Equalization Control（EC）值为 00 投身 Phase 0。在此阶段，上下游端口通过交换 Tx 预设值和 Rx 提示值，精细调整发射器设置，为后续信号优化筑牢根基。若数据速率有变，下游端口将向 Phase 1 进发，上游端口则坚守 Phase 0 阵地。一旦上游端口连续收到两个 TS1 且误码率（BER）低于 10^-4，便可昂首迈向 Phase 1。

进入 Phase 1，链路伙伴间开启 Full Swing（FS）和 Low Frequency（LF）信息的热络交换。接收器依据这些宝贵信息，精打细算地请求下一组发射器系数。此时，若下游端口（DSP）和上游端口（USP）的接收器侦测到连续 TS1 且对信号质量满意，二者便同步将 EC 设为 10b。倘若此阶段顺利达成所需信号质量，链路将 EC 归零并潇洒退出均衡流程，宣告阶段性胜利。进入 Phase 1，持续发送相同训练序列，克服可能的链路质量问题，直至误码率（BER）低于 

，满足条件后进入精细调整的 Phase 2 和 Phase 3。

在这两个阶段，分别对 upstream 和 downstream 端口的预设值进行深度优化，最终使链路 BER 低于10^-12，达成稳定可靠的高速通信状态。若主板设计存在长通道链路等复杂情况，可能需借助 redrivers 和 retimers 等 repeaters 进一步强化信号调理，保障信号质量。

• 当信号质量初现端倪却还未达运行时最佳状态，Phase 2 应运而生。在此，端点设备大显身手，精心调校根端口的 Tx 系数值。若“Preset”位被置位，预设值成为调校重点；反之，则需对包括前导、游标和后游标系数在内的 Tx 系数值进行全方位打磨。一旦调整后的值合法合规且满足必要条件，链路便向下一阶段昂首挺进；否则，可能需重启初始化流程。若一切顺利，链路同样将 EC 归零，挥别均衡阶段。

• Phase 3 与 Phase 2 有异曲同工之妙，只是角色互换，轮到根端口为端点的 Tx 系数操刀优化。这一过程持续推进，直至下游组件的接收器斩获低于 10^-12 的误码率，这意味着超高质量信号已然达成。大功告成之际，链路将 EC 归零，下游端口优雅退出均衡流程，为整个链路训练画上圆满句号。

三、PCIe 均衡技术代际演进

1. PCIe 3.0：静态均衡

Gen 3 作为 PCIe 均衡技术发展历程中的关键转折点，开创性地引入了静态均衡技术架构，在此阶段，发射器成为主导力量，凭借 128/130 编码技术这一核心工具大展身手。这一编码方式通过对传输信号的幅度进行精细调整，初步实现了对高速传输下信号失真问题的有效管控，犹如在混沌初开的信号处理领域点亮了一盏明灯，为后续更为复杂、高级的动态均衡技术探索铺就了坚实的道路，开启了 PCIe 均衡技术从无到有的突破之旅。

1. PCIe 4.0：动态均衡

Gen 4 推动 PCIe 均衡技术迈向全新高度，标志着动态均衡时代的正式来临。在这一阶段，接收器从幕后默默无闻的辅助角色华丽转身，走到舞台中央，承担起更为核心、关键的责任。相较于 Gen 3 仅聚焦于信号幅度的调整，Gen 4 动态均衡技术将视野拓展至信号的时序维度，通过对信号时序的精准把控与动态调整，与幅度调整形成双轮驱动之势，全方位提升了对信号质量的管控能力，使得 PCIe 链路能够从容应对更高数据速率带来的严苛挑战，满足了新一代计算机系统对高速、稳定数据传输的迫切需求。

1. PCIe 5.0：深度优化

Gen 5 沿着动态均衡的既定路线持续深耕细作，进一步巩固了接收器在均衡技术体系中的领航地位。此代技术创新性地引入了 Continuous Time Linear Equalization（CTLE）技术，这一技术宛如一把精准无比的 “手术刀”，能够在复杂多变的传输信道环境中，敏锐地识别并干净利落地切除那些极易引发信号失真的 “病灶”—— 信道中的干扰信号成分。并且，CTLE 技术还具备一项令人瞩目的 “超能力”，即能够实时感知并自适应传输信道在数据传输过程中的动态变化，及时调整自身的均衡参数，确保无论信道条件如何波动，数据传输始终稳如泰山，为高端计算机系统（如高性能服务器、超级计算机等）提供了坚如磐石的信号传输保障。

1. PCIe 6.0：编码革新

Gen 6 在继承并发扬动态均衡技术优势的基础上，祭出了一项具有划时代意义的技术法宝 ——PAM4 编码。这一编码方式通过对信号编码规则的创新性变革，成功将数据速率相较于前代实现翻倍提升，犹如在高速通信赛道上为 PCIe 技术安装了一台超强 “引擎”，使其在数据传输的 “高速公路” 上一骑绝尘，再次刷新了硬件组件间数据交互的速度极限，为未来诸如人工智能、大数据处理等对数据传输速率要求极高的新兴应用领域提供了强有力的技术支撑，开启了 PCIe 技术迈向更高峰的全新征程。

在PCIe 6.0中，由于采用了PAM4信号调制技术，PAM4（脉冲幅度调制，四级）是一种信号调制技术，它在同一符号时间内通过四个不同的电压电平来传递两位数据。在PCIe 6.0中，PAM4信令技术用于实现更高的带宽效率，将每条线路的传输速率从PCIe 5.0的32 GT/s提高到64 GT/s。

尽管PCIe 6.0通过采用PAM4信号实现了数据速率的翻倍，但相比NRZ（非归零反转）编码，由于信噪比（SNR）降低，PAM4信号在系统中对噪声更加敏感。这种对噪声的敏感性会导致较高的比特错误率，可能引发系统故障或性能损失。

如果您看完有所受益，欢迎点击文章底部左下角“关注”并点击“分享”、“在看”，非常感谢！

精彩推荐:

• 下一个风口：低功耗内存模组LPCAMM与SOCAMM

• 存储随笔2024年度技术分享总结

• 浅析下一代NAND接口新特性SCA

• 2025年CXL强势启航：开启内存扩展新时代

• PCIe SSD在温变环境的稳健性技术剖析

• DWPD指标：为何不再适用于大容量SSD？

• 突破内存墙：DRAM的过去、现在与未来

• E1.S接口如何解决SSD过热问题？

• ZNS SSD是不是持久缓存的理想选择？

• 存储正式迈入超大容量SSD时代！

• FMS 2024: 带来哪些存储技术亮点？

• IEEE报告解读：存储技术发展趋势分析

• PCIe P2P DMA全景解读

• 深度解读NVMe计算存储协议

• 浅析不同NAND架构的差异与影响

• 浅析PCI配置空间

• 浅析PCIe系统性能

• 存储随笔《NVMe专题》大合集及PDF版正式发布！