FPGA面试题（2）

一.同步复位和异步复位

• 同步复位：当clk有效时，复位才有效。
• 优点：有利于时序分析，防止毛刺现象出现。
• 缺点：复位信号必须大于时钟周期，大部分逻辑器件中D触发器都只有异步复位端口，需要在寄存器数据输入插入组合逻辑，需要考虑组合逻辑延迟因素。
• 异步复位：复位信号与clk无关，只与自身输入信号有关。
• 优点：无需插入组合逻辑，省资源，设计相对简单。
• 缺点：可能不满足建立时间和保持时间要求，容易出现亚稳态，易受毛刺影响。

二.同步电路和异步电路

• 同步电路：存储电路中所有触发器的时钟端都接入同一个时钟脉冲源，因而所有的的触发器状态变化与所加的时钟脉冲信号同步。
• 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连。有些触发器状态变化与时钟脉冲源同步，而其他触发器状态变化不与时钟脉冲源同步。

三.软核、硬核、固核

• 软核：综合之前的RTL级模型（HDL硬件语言描述、逻辑描述、网表、帮助文档等）。只能通过功能仿真，需要经过综合及布局布线才能使用
• 硬核：经过验证的设计版图，具体指布局和工艺固定，经过前端，后端验证设计，设计人员不能对其进行修改。
• 固核：带有平面规划信息的网表（带有布局规划的软核）（RTL代码+具体工艺网表）将RTL描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。

四.Moore/Meeley型状态机区别

• 摩尔（Moore）型状态机：输出只与当前状态有关，与输入信号的当前值无关。（同步输出状态机）
• 米利（Meeley）型状态机：输出不仅与当前状态值有关，而且与当前输入值有关。随输入的变化而变化（异步输出状态机）
• 注：我们常用的状态机为混合型状态机

五.DFF和Latch的区别

• D触发器（DFF）时钟脉冲边沿敏感，属于同步电路
• 锁存器（Latch）时钟脉冲电平敏感，属于异步电路