FPGA_ip_pll

常使用插件管理器进行ip核的配置，ip核分为计算，存储，输入输出，视频图像处理，接口，调试等。

一 pll ip核简介

pll 即锁相环，可以对输入到fpga的时钟信号，进行分频，倍频，占空比的调整，从而输出期望的时钟。

工作原理：

二 pll ip核配置

工程建立->ip核参数配置（需要注意输出时钟配置，用到了pll锁相环工作原理）->返回工程，IP核配置完成。

三 pll ip核调用

新建.v文件，实例化ip核，ip核参数可修改。

四 pll ip核仿真

编写仿真代码，仿真，对比波形。