用vscode编写verilog时，如何有信号定义提示、信号定义跳转（go to definition）、模块跳转（跨文件跳转）这些功能

（一）方法一：安装插件SystemVerilog - Language Support

  安装一个vscode插件即可，插件叫SystemVerilog - Language Support。虽然说另一个插件“Verilog-HDL/SystemVerilog/Bluespec SystemVerilog”也有信号提示及定义跳转功能，但它只能提示、跳转当前文件下的信号，它没办法转到例化模块所在的文件

SystemVerilog - Language Support插件功能展示

  1）定义自动提示。

  2）定义跳转

  3）例化模块的接口信号的自动提示

  3）跳转到例化模块对应的.v文件

（二）方法二：安装插件Verilog-HDL/SystemVerilog/Bluespec SystemVerilog+Ctag Support

  参考链接：https://blog.csdn.net/weixin_50515160/article/details/134196381?utm_medium=distribute.pc_relevant.none-task-blog-2_defaultbaidujs_baidulandingword~default-0-134196381-blog-101625070.235^v43pc_blog_bottom_relevance_base7&spm=1001.2101.3001.4242.1&utm_relevant_index=3

（三）方法三，插件Verilog Hdl Format

  直接安装该插件，有教程，中国人开发的，非常好用。

（三）总结

  方法一在我工作的电脑上用不了，容易报内存错误，但是在我自己电脑上是可以的。
  方法二可以跨文件跳转，但是不能自动提示例化模块端口信号的定义。
  方法三非常好用，中国人牛逼666。