verilog vscode linux

安装 vscode 插件

插件：Verilog-HDL/SystemVerilog/Bluespec SystemVerilog
功能：.xdc .ucf .v 等代码高亮、代码格式化、语法检查（Linting）、光标放到变量上提示变量的信息等
关于其他语言的依赖工具等信息查看插件说明
代码对齐还是用自即的风格吧，插件提供的感觉还不太行

安装插件的依赖

sudo apt install universal-ctags iverilog

verible-verilog-format：
在 https://github.com/chipsalliance/verible/releases/tag/ 里下载
verible-vxxx-linux-static-x86_64.tar.gz 这样的包，解压后改个名，放到某个位置，比如 /home/xiaguangbo/verible/bin/verible-verilog-format，要能找到 verible-verilog-format

配置插件

Verilog › Ctags: Path
/usr/bin/ctags格式化参数，多个参数使用一个空格隔开。
参考：https://umarcor.github.io/verible/verilog_format.html#:~:text=Tool%20for%20formatting%20Verilog%20and%20SystemVerilog%20code.%20Part,To%20pipe%20from%20stdin%2C%20use%20%27-%27%20as%20%3Cfile%3E.
Verilog › Formatting › Verible Verilog Formatter: Arguments
--indentation_spaces=4Verilog › Formatting › Verible Verilog Formatter: Path
/home/xiaguangbo/verible/bin/verible-verilog-formatVerilog › Formatting › Verilog HDL: Formatter
verible-verilog-format使用 IDE 生成的 ip 核的模块会报语法错误，这个来屏蔽掉，其他语法错误依然可提示
Verilog › Linting › Iverilog: Arguments
-iVerilog › Linting: Linter
iverilog

使用

代码格式化：右键菜单里的 格式化文档