FPGA OSERDESE2

Output Parallel-to-Serial Logic Resources (OSERDESE2)

OSERDESE2 在Xilinx 7 系列器件是一款专用的并行至串行转换器，具有特定的时钟和逻辑资源，旨在促进高速源同步接口的实现。每个OSERDESE2模块都包括一个专用的数据串行器和 3 状态控制。数据和 3 态串行器都可以在 SDR 和 DDR 模式下进行配置。数据序列化最高可达 8：1（如果使用 10：1 和 14：1，则为 14：1 OSERDESE2宽度扩展）。3 态序列化最高可达 14：1。有一个专用的 DDR3 模式来支持高速内存应用。

Data Parallel-to-Serial Converter

一个OSERDESE2块中的数据并行到串行转换器从结构接收 2 到 8 位并行数据（如果使用 OSERDESE2 Width Expansion，则为 14 位），序列化数据，并通过 OQ 输出将其呈现给 IOB。并行数据从最低阶数据输入引脚串行化到最高阶（即，D1输入引脚上的数据是在OQ引脚上传输的第一个位）。数据并行到串行转换器提供两种模式：单数据速率 （SDR） 和双数据速率 （DDR）。
OSERDESE2使用两个时钟 CLK 和 CLKDIV 进行数据速率转换。CLK是高速串行时钟，CLKDIV是分频并