PCI总线管脚定义（引脚定义）

1： 参考资料的链接

PCI bus pinout

PCI三种标准引脚信号定义

PCI bus pinout

2: 图片说明

A面和B面正反

    PCI Universal Card 32/64 bit ---------------------------------------------------------------- |    PCI         Component Side (side B)                         | |                                                                | |                                                                | |                                                optional        | |    ____     mandatory 32-bit pins            64-bit pins  _____| |___|    |||||||--|||||||||||||||||--|||||||--|||||||||||||| ^     ^  ^               ^  ^     ^  ^            ^ b01   b11  b14           b49  b52 b62  b63          b94 PCI 5V Card 32/64 bit |                                                optional        | |    ____     mandatory 32-bit pins            64-bit pins  _____| |___|    ||||||||||||||||||||||||||--|||||||--|||||||||||||| PCI 3.3V Card 32/64 bit |                                                optional        | |    ____     mandatory 32-bit pins            64-bit pins  _____| |___|    |||||||--||||||||||||||||||||||||||--|||||||||||||| 

定义表格

3：PCI文字说明

PCI规范定义了两种可以在系统板级实现的连接器:一种用于实现5伏信号电平的系统，另一种用于实现3.3伏信号电平的系统。此外，PCI系统可以实现32位或64位连接器。大多数PCI总线只实现由引脚1到62组成的连接器的32位部分。支持64位数据传输的先进系统实现由引脚1到94组成的完整PCI总线连接器。三种类型的插件板可以实现:5伏插件板包括一个关键缺口在引脚位置50和51，以允许他们只被插入到5伏系统连接器。3.3伏插件板在引脚位置12和13上包括一个关键缺口，允许它们仅插入3.3伏系统连接器。通用插件板包括两个键槽，允许它们插入5伏或3.3伏系统连接器。

一、PCI的引脚定义
　　 32bit PCI系统的管脚按功能来分有以下几类：
　　
　　 系统控制：
　　　　　 CLK，PCI时钟，上升沿有效。
　　　　　 RST ，Reset信号 。
　　 传输控制：
　　　　　 FRAME#，标志传输开始与结束 。
　　　　　 IRDY#，Master可以传输数据的标志 。
　　　　　 DEVSEL#，当Slave发现自己被寻址时置低应答。
　　　　　 TRDY#，Slave可以转输数据的标志 。
　　　　　 STOP#，Slave主动结束传输数据的信号 。
　　　　　 IDSEL，在即插即用系统启动时用于选中板卡的信号 。
　　 地址与数据总线：
　　　　　 AD[31::0]，地址/数据分时复用总线 。
　　　　　 C/BE#[3::0]，命令/字节使能信号 。
　　　　　 PAR，奇偶校验信号 。
　　 仲裁号：
　　　　　 REQ#，Master用来请求总线使用权的信号 。
　　　　　 GNT#，Arbiter允许Master得到总线使用权的信号 。
　　 错误报告：
　　　　　 PERR#，数据奇偶校验错误 。
　　　　　 SERR#，系统奇偶校验错误 。
二、操作说明
　　 当PCI总线进行操作时，发起者(Master)先置REQ#，当得到仲裁器(Arbiter)的许可时(GNT#)，会将FRAME#置低，并在AD总线上放置Slave地址，同时C/BE#放置命令信号，说明接下来的传输类型。所有PCI总线上设备都需对此地址译码，被选中的设备要置DEVSEL#以声明自己被选中。然后当IRDY#与TRDY#都置低时，可以传输数据。当Master数据传输结束前，将FRAME#置高以标明只剩最后一组数据要传输，并在传完数据后放开IRDY#以释放总线控制权。

 Rear of Computer:------:------:-12V |- B1     A1 -| Test ResetTest Clock |- B2     A2 -| +12VGround |- B3     A3 -| Test Mode SelectTest Data Output |- B4     A4 -| Test Data Input+5V |- B5     A5 -| +5V+5V |- B6     A6 -| Interrupt AInterrupt B |- B7     A7 -| Interrupt CInterrupt D |- B8     A8 -| +5VPRSNT1# |- B9     A9 -| ReservedReserved |- B10   A10 -| +V I/OPRSNT2# |- B11   A11 -| Reserved:------:------::------:------:Reserved |- B14   A14 -| ReservedGround |- B15   A15 -| ResetClock |- B16   A16 -| +V I/OGround |- B17   A17 -| GrantRequest |- B18   A18 -| Ground+V I/O |- B19   A19 -| ReservedAddress 31 |- B20   A20 -| Address 30Address 29 |- B21   A21 -| +3.3VGround |- B22   A22 -| Address 28Address 27 |- B23   A23 -| Address 26Address 25 |- B24   A24 -| Ground+3.3V |- B25   A25 -| Address 24C/BE 3 |- B26   A26 -| Init Device SelectAddress 23 |- B27   A27 -| +3.3VGround |- B28   A28 -| Address 22Address 21 |- B29   A29 -| Address 20Address 19 |- B30   A30 -| Ground+3.3V |- B31   A31 -| Address 18Address 17 |- B32   A32 -| Address 16C/BE 2 |- B33   A33 -| +3.3VGround |- B34   A34 -| Cycle FrameInitiator Ready |- B35   A35 -| Ground+3.3V |- B36   A36 -| Target ReadyDevice Select |- B37   A37 -| GroundGround |- B38   A38 -| StopLock |- B39   A39 -| +3.3VParity Error |- B40   A40 -| Snoop Done+3.3V |- B41   A41 -| Snoop BackoffSystem Error |- B42   A42 -| Ground+3.3V |- B43   A43 -| PARC/BE 1 |- B44   A44 -| Address 15Address 14 |- B45   A45 -| +3.3VM66EN/Ground |- B46   A46 -| Address 13Address 12 |- B47   A47 -| Address 11Address 10 |- B48   A48 -| GroundGround |- B49   A49 -| Address 9:------:------::------:------:Address 8 |- B52   A52 -| C/BE 0Address 7 |- B53   A53 -| +3.3V+3.3V |- B54   A54 -| Address 6Address 5 |- B55   A55 -| Address 4Address 3 |- B56   A56 -| GroundGround |- B57   A57 -| Address 2Address 1 |- B58   A58 -| Address 0+5 I/O |- B59   A59 -| +V I/OAcknowledge 64-bit |- B60   A60 -| Request 64-bit+5V |- B61   A61 -| +5V+5V |- B62   A62 -| +5V:------:------::------:------:Reserved |- B63   A63 -| GroundGround |- B64   A64 -| C/BE 7C/BE 6 |- B65   A65 -| C/BE 5C/BE 4 |- B66   A66 -| +V I/OGround |- B67   A67 -| Parity 64-bitAddress 63 |- B68   A68 -| Address 62Address 61|- B69   A69 -| Ground+V I/O |- B70   A70 -| Address 60Address 59 |- B71   A71 -| Address 58Address 57 |- B72   A72 -| GroundGround |- B73   A73 -| Address 56Address 55 |- B74   A74 -| Address 54Address 53 |- B75   A75 -| +V I/OGround |- B76   A76 -| Address 52Address 51 |- B77   A77 -| Address 50Address 49 |- B78   A78 -| Ground+V I/O |- B79   A79 -| Address 48Address 47 |- B80   A80 -| Address 46Address 45 |- B81   A81 -| GroundGround |- B82   A82 -| Address 44Address 43 |- B83   A83 -| Address 42Address 41 |- B84   A84 -| +V I/OGround |- B85   A85 -| Address 40Address 39 |- B86   A86 -| Address 38Address 37 |- B87   A87 -| Ground+V I/O |- B88   A88 -| Address 36Address 35 |- B89   A89 -| Address 34Address 33 |- B90   A90 -| GroundGround |- B91   A91 -| Address 32Reserved |- B92   A92 -| ReservedReserved |- B93   A93 -| GroundGround |- B94   A94 -| Reserved:------:------:

每日好图