FPGA/数字IC复习八股

一、FPGA概念，与数字IC的区别

二、FPGA底层逻辑

三、同步电路、异步电路以及优缺点

四、同步复位、异步复位、异步复位同步释放

深入理解复位---同步复位，异步复位，异步复位同步释放(含多时钟域）_画出支持异步复位dff的电路图-CSDN博客

1、同步复位：只有在时钟沿到来时复位信号才起作用，则复位信号持续的时间应该超过一个时钟周期才能保持系统复位。

优点：1）抗干扰能力强，能够剔除复位信号中周期短于时钟周期的毛刺；（过滤掉毛刺）

           2）电路稳定性强，一般能够保证电路百分百同步。

缺点：1）大多数厂商目标库中的触发器（DFF）都是异步复位端口，适用同步复位的时候，综合器就会在寄存器的数据输入端（D端）插入组合逻辑，占用更多的逻辑资源；

           2）同步复位依赖于时钟，如果电路中的时钟信号出现问题，无法完成复位；

           3）对复位信号的脉冲宽度有要求，复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位；同时考虑：时钟偏移、组合逻辑路径延时、复位延时等因素，可能需要有多个时钟周期的复位脉冲宽度，且很难保证复位信号到达各个寄存器的时序。

2、异步复位：只要有复位信号，系统马上复位，不依赖于时钟。

优点：1）无需额外的逻辑资源，实现简单

2）

五、亚稳态

六、FIFO

七、跨时钟域

七、时序约束与分析

八、竞争冒险、毛刺

九、扇出的概念

参考包括博主：小火子Velsuked的文章。