vivado 采用 SSI 器件进行设计

SSI 管脚的考虑因素

在为特定 SLR 中的组件规划管脚时，请将引脚放置在同一个 SLR 中。例如，将器件的 DNA 信息作为外部接口的一部分

时，请将该接口的引脚放置在 DNA_PORT 所在的主 SLR 中。其它考虑因素包括如下：

•

把特定接口的全部引脚分配到相同 SLR 中。

•

对用于驱动多个 SLR 中的组件的信号，应将这些信号放置在中间的 SLR 中。

•

跨各 SLR 均衡分配 CCIO 或 CMT 组件。

•

减少 SLR 交汇。

超级逻辑区域 (SLR)

“ 超级逻辑区域 (SLR)” 是 SSI 技术器件中的单个器件裸片 slice 。与非 SSI 器件结构类似，每个 SLR 中均包含器件资源的

子集，例如 CLB 、块 RAM 、 DSP 块以及 GT 。

多个 SLR 组件纵向堆叠，并通过一个中介层连接，构成一个 SSI 技术器件。底端 SLR 为 SLR0 ，后续 SLR 组件随着纵向

添加而增量命名。例如， XC7V2000T 器件包含四个 SLR 组件。底端 SLR 为 SLR0 ， SLR0 正上方的 SLR 是 SLR1 ， SLR1 正

上方的 SLR 是 SLR2 ，顶端 SLR 是 SLR3 。

注释： 赛灵思工具可以在图形用户界面 (GUI) 和报告中清楚地识别 SLR 组件。

SLR 术语

了解目标器件的 SLR 术语对以下方面非常重要：

•

引脚选择

•

布局规划

•

分析时序及其它报告

•

确认逻辑所在的位置以及逻辑的源端和目的端。

您可采用 Vivado 的 Tcl 命令 get_slrs 获取有关特定器件 SLR 的具体信息。例如，使用如下命令：

°

llength [get_slrs] 可获得器件中 SLR 的数量

°

get_slrs -of_objects [get_cells my_cell] 用以查找 my_cell 所在的 SLR

主超级逻辑区域

每个 SSI 技术器件都有一个主 SLR 。主 SLR 包含主配置逻辑，可初始化器件及其它所有 SLR 元件的配置。主 SLR 内含用

于配置的电路 DNA_PORT 和 EFUSE_USER 。使用这些组件时，布局布线工具可为合适的 SLR 设定相关引脚与逻辑。总

之，无需进行额外干预。

提示： 在 Vivado Design Suite 中如想查询哪一个 SLR 是主 SLR ，您可输入下 Tcl 命令：

get_slrs -filter IS_MASTER Tcl 命令。

硅中介层

硅中介层是 SSI 技术器件中的无源层，为下列功能在 SLR 组件间布线：

•

配置

•

全局时钟

•

一般互联