FPGA设计的指导性原则 （一）

这一部分主要介绍FPGA/CPLD设计的指导性原则，如FPGA设计的基本原则、基本设 计思想、基本操作技巧、常用模块等。FPGA/CPLD设计的基本原则、思想、技巧和常用模 块是一个非常大的问题，在此不可能面面俱到，只能我们公司项目中常用的一些设计原则与 方法提纲携领地加以介绍，希望引起同事们的注意，如果大家能有意识的用这些原则方法指 导日后的工作，不断积累和充实自己，将取得事半功倍的效果！

本章主要内容如下：

基本原则之一：面积和速度的平衡与互换；

基本原则之二：硬件原则；

基本原则之三：系统原则；

基本原则之四：同步设计原则；

基本设计思想与技巧之一：乒乓操作；

基本设计思想与技巧之二：串并转换；

基本设计思想与技巧之三：流水线操作；

基本设计思想与技巧之四：数据接口的同步方法；

常用模块之一：RAM；

常用模块之二：全局时钟资源与时钟锁相环；

常用模块之三：全局复位/置位信号；

常用模块之四：高速串行收发器。

1.1基本原则之一：面积和速度的平衡与互换

这里“面积”指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用所消 耗的触发器(FF)和查找表（LUJT)来衡量，更一般的衡量方式可以用设计所占用的等价 逻辑门数。“速度”指设计在芯片上稳定运行，所能够达到的最高频率，这个频率由设计的 时序状况决定，和设计满足的时钟周期，PAD to PAD Tim