上拉、下拉电阻的作用

(1)一般作为单键触发使用，如果芯片本身没有内接电阻，为了使单键维持在不被触发的状态或触发后回到原状态，必须在芯片外部接一个电阻，即保持芯片引脚高电平（或低电平)输入，这样单击按键，就会给引脚一个低电平(或高电平) 触发。
(2)数字电路有三种状态（高电平、低电平和高阻状态)，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使其处于稳定状态。
(3)接上拉或下拉电阻可以防止引脚悬空，使引脚有确定的电平状态。上拉、下拉电阻可以提高总线的抗电磁干扰能力,因为引脚悬空比较容易受到外界的电磁干扰。在CMOS芯片上，为了防止静电造成损坏，不使用的引脚不能悬空，一般接上拉电阻，降低输入阻抗，提供泄荷通路。
(4)通过上拉或下拉来增大或减小驱动电流。当总线驱动能力不足时，上拉电阻可以为其提供电流；下拉电阻是用来吸收电流的，也就是通常所说的灌电流，减弱外部电流对芯片产生的干扰。
(5)上拉电阻常用在TTL-CMOS 匹配中，可以改变电平的电位。当TTL 电路驱动CMOS电路时，如果TTL 电路输出的高电平低于CMOS 电路的最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平值。注:此时上拉电阻连接的电压值应不低于CMOS电路的最低高电压，同时又要考虑TTL 电路电流(如某端口最大输入或输出电流)的影响。
(6)为OC门提供电流，OC门电路必须加上拉电阻才能使用。
(7)长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻使电阻匹配，可以有效地抑制反射波干扰。