电磁兼容（EMC）：去耦电容设计详解

目录

1. 概念

2. 去耦电容工作机理

3. 去耦电容大小选择

4. 去耦电容PCB布局

---

       电容在电路中不同作用有不同的称呼去耦电容、旁路电容、储能电容，而这些作用又可以统称为滤波。本文将详细解读一下三者之间的差别，并着重说明一下去耦电容的设计方法。

1. 概念

       以下是从能量泄放角度对三者进行的概念定义

       去耦电容：当器件进行高速开关时，把射频能量从高频器件的电源端泄放到电源分配网络。

       旁路电容：把不必要的高频共模RF能量从元器件或线缆中泄放掉。它实质上是产生一个交流支路来把不希望的共模能量从易受影响的区域泄放掉。

       储能电容：当所用的信号引脚在最大容量负载下同时开关时，用来保持提供给器件的恒定直流电压和电流。

       从概念定义可初步区分，去耦电容和旁路电容都是针对高频范畴，而储能电容是针对与低频范畴。去耦电容针对的是高频差模信号，而旁路电容针对的是高频共模信号。去耦电容和储能电容都是给负载提供能量防止负载电压波动。

2. 去耦电容工作机理

       当数字电路或芯片电路在工作时，其内部的数字开关信号消耗电源的直流能量时，会在电源分配网络中形成一个瞬时的电压尖峰。这是因为在整个信号回路中，存在局部电感，在没有去耦电容的情况下，高频交流信号的回路较大，局部电感自然也就比较大。去耦电容将能提供一个局部电感很小的电源，如下图示。该去耦电容可以把信号电压保持在一个恒定的参考点，防止电压突变而产生的逻辑错误，同时还能减小噪声的产生。

       如图所示的Δu是L1di/dt在地线上产生的噪声，它在去耦电容中流动。这个Δu将驱动着板上的地结构和分配系统中的共模电流流向整个电路板。因此去耦电容在PCB板上的布局第一原则是尽可能的靠近IC放置。

电路中的高频差模RF能量的产生与IAf成正比。

其中I为环路电流，单位A；

A为环路面积，单位mm2；

F为电流信号频率，单位Hz。

       在元器件选型时设计前期可以通过降低驱动电流和工作频率减小发射量；当元器件定型后，PCB上的处理方案便是减小环路面积。

       同样为了让去耦电容的效果更好，根据去耦电容的原理，可以增加从远端电源线吸收能量的难度，这样就使得大部分能量从去耦电容获得。这样的方案可以在去耦电容前端增加一个小电阻或者一个高频磁珠，来人为增加电源线的阻抗。

3. 去耦电容大小选择

       在去耦电容大小选择中，最通用的做法是按C=1/f进行选用，f为电路频率，即10MHz频率以下选用100nF，100MHz频率以上选用10nF，10~100MHz之间10~100nF任意选择。所以在芯片的电源端电容经常是10uF并1个100nF。

       另外芯片与去耦电容两端的电压差Δu=LΔI/Δt需要小于器件的噪声容限。从去耦电容为IC芯片提供所需要的电流角度考虑，其容量应满足C＞ΔIΔt/Δu。芯片的开关电流ic的放电速度必须小于去耦电容电流的最大放电速度。这也是为何需要并用1uF或者4.7uF或10uF的去耦电容。

4. 去耦电容PCB布局

       去耦电容的PCB布局第一原则是尽可能的靠近芯片引脚放置。但在实际PCB中，受布局空间的限制，都不能理想地放在芯片引脚旁边。此时这种情况下要做到以下几点：

1.电容尽量靠近芯片引脚放置；

2.走线尽量短粗，能满足长宽比小于3最好；

3.过孔数量尽量少，因为过孔会增加走线的自身电感。

需要谨记一点：低频信号走电阻最低路径，高频信号走阻抗最低路径。

本博客持续更新中，欢迎大家收藏与关注！