计算机组成原理第二章数据的表示与运算（中）

提示：且行且忘且随风，且行且看且从容

---

前言

2.2.0 奇偶校验码(大纲已删)

在有效信息位的首部或者尾部加上一位奇偶校验位
奇校验码：整个校验码(有效信息位和校验位) 中“1”的个数为奇数个
偶校验码：整个校验码(有效信息位和校验位)中“1”的个数为偶数
其实也就是数给定的编码中1的个数， 若是奇校验码，其中有效信息码中1的个数为奇数个，则校验位添加0 若是有效信息码中1的个数为偶数个，则校验位添加1，
偶校验的硬件实现，各信息进行异或（模2加）运算，得到的结果即为偶校验位，然后进行偶校验（所有位进行异或，若结果为1，说明出错，但是若是同时有两个bit发生错误，则进行偶校验也是不能发现错误的）

2.2.1 电路的基本原理 加法器设计

这里主要讲三个部分，算数逻辑单元的作用，大致原理，电路基础知识，加法器的实现，与类似C语言&& 表达式Y=A*B “或”类似“||” 表示式Y=A+B,但是要注意优先级“与”是大于“或”的，同时满足分配律以及结合律如A(C+D)=AC+AD ,再如ABC=A(BC),异或相同是零，相异是一 同或 相同是一，相异是零，与异或正好相反
一位全加器两个本位和一个来自低位的进位可以确定本位的和并且也能确定应该向高位进一个什么样的值，

串行加法器
只有一个全加器，数据逐位串行送入加法器中进行运算，进行触发器用来寄存进位信号，以便参与下一次运算，如果操作数长n位，加法就要分n此进行，每次产生一位和，并且串行逐位地送回寄存器，所以这张串行加法器的效率较低

并行加法器
把n个全加器串联起来，就可以进行两个n位数的相加，串行又称为行波进位，每一级进行直接依赖于前一级的进位，既进行信号是逐级形成的，所以这种加法器的快慢却决于每一位进位的速度

本节总览

2.2.2 并行进位加法器

上述的时候我们讲过 速度很大程度上取决于进位的速度，这里我们可以发现进位的表达式又可以用更低一位的进位表达，这里也就是数学中的递推法 最终我们发现每一级是可以使用C0表示的，也就意味着我们可以直接算出每一个全加器的值，也就意味着每一个进位几乎都是同时产生的，但是这样也有一个缺点就是会导致设计的电路越来越复杂，所以通常是有四个全加器和一些运算逻辑组成

2.2.3 补码加减运算器

也就是从硬件的角度来看补码的加减运算是如何实现的，如下图，若是我们进行的是X+Y 则此时Sub也就是0 此时控制多路选择器 Y的值直接通过，若是X-Y 此时Sub也就是1，此时控制多路选择器打开1这个开关，而Y也要进行非操作，此时再加上sub 中的这个一，也就实现了减法变加法（全部位取反，末位值加一）

入下 计算机的底层逻辑在处理加法或者减法的时候是，无论是有符号数还是无符号数都是通过同一个电路来处理的，但是最后我们判断是否溢出的时候，有符号数的判断逻辑和无符号数的判断逻辑是存在显著的区别的

2.2.4 标志位的生成

两个nbit的数相加，除了生成一个nbit的值外 同时也会生成四个标志位如下

2.2.5 定点数的移位运算

移位：通过改变各个数码位和小数点的相对位置，从而改变数码位的位权，可用移位运算实现乘法和除法，原码的算数移位——符号位保持不变，仅对数值位进行移动，右移：高位补0，低位舍弃，若舍弃的位=0，则相当于/2 若舍弃的位！=0 则会丢失精度，其实这些也是可以理解的，原码到反码的过程中有一个是全部取反，自然左边高位是补一，而反码又要加一，自然作用到补码上低位也就是补零

循环移位
不带进位位：用移出的位补上空缺，带进位位，移出的位放到进位位，原进位位补上空缺

2.2.6

2.2.6.1 原码的乘法运算

这节主要讲三个问题，乘法运算的实现思想，原码的一位乘法，补码的一位乘法
乘法运算的实现思想将乘数拆成多个数相加，再用被乘数分别与这些乘数进行相乘再相加，但是这里考虑到机器实现有三个问题，1，实际数字有正负，符号位如何处理？，2，乘积的位数扩大一倍，如何处理？，3，4个位积都要保存下来最后统一相加？
问题一：符号位单独处理,符号位=A异或B
问题二：先加法再移位 重复n次，当前位=1，则ACC加上被乘数，当前位=0，则ACC加上0，每次乘完之后 在进行移位，然后乘积高位往右移动，继续看乘数的乘低位，为1则与乘积高位相加，结果放在乘积高位中，在移动，再继续看乘积低位
问题三：你会发现这里的结果不是每一个算出来 然后相加 而是一位算出来就放在ACC与MQ中了
这里使用的是双符号位，但是使用单符号位也不会出错，至于这里为什么使用双符号位，可能是因为补码的乘法一定要使用双符号位，这里可能是与补码保持统一

2.2.6.2 补码的乘法运算

和原码的移位加法相似，但是还需要多来一次加法，最后的这一次加法会让乘数的符号位也参与运算，只有加法没有移位，如下图MQ红色部分既是这里所说的辅助位,所有寄存器的长度一般都是统一的，所以这里的补码采用的是双符号位的形式，

如对下图的解析，第一步的时候，辅助位-MQ中的最低位为-1，这个时候加上乘数的补码 然后ACC和MQ统一右移，符号位不动，数值位右移，正数右移补0 负数右移补1(符号位是啥就补啥)，Y5是这里的辅助位，Y4是这里MQ中的最低位

知识点回顾

2.2.7.1

原码的除法运算

如下图ACC中保留的是被除数 MQ中保留的是商 通用寄存器中保留的是除数，本来我们的想法是比较ACC与通用寄存器中的值来确定商的值，但是计算机很傻，会先默认商一，若是检查到ACC中的符号位是１（负）此时也就会修改商上面的值让其为０　并且让ACC恢复原样，然后减去除数，ACC与ＭＱ整体左移低位补零，然后依然是默认商1，若是最后一步商余数为负，也需要回复余数并商零

恢复余数法(手算)
根据所得余数的符号位的正负来确定商应该是0或者1

恢复余数法的改进
若余数为负，则可直接商0，并让余数左移一位再加上除数

不恢复余数法(手算)

2.2.7.2 补码的除法运算

2.2.8 c语言的类型转换

C语言中定点整数是用“补码”存储的
所以进行强制转化的时候
无符号数和有符号数：不改变数据内容，改变解释方式
长整数变短整数：高位截断，保留低位
短整数变长整数：符号扩展

2.2.9 数据的存储和排列

大小端模式
小段读取的方式更有利于机器的处理：计算机首先从计算机读入的最低有效字节 这样CUP在处理加法的时候，这样从低有效字节读入是有利于处理的

边界对齐
这个东西通常是结构体定义的时候，比如下图我们定义了三个char型变量 三个short型变量，还有一个short型变量，若是按照边界不对齐的方式，我们读取第一个short变量的时候需要两次访问并进行拼接，而上边界对齐则一次访问便可，且不需要拼接，一种空间换取时间的策略