DDR3脚位解析，class分类

SDQ{0-31}:数据信号，为输入/输出双向信号。

SA{0-15}：地址信号为输入信号。

SDQS{0-3}P/N：数据选通信号，数据可以通过DQS的上升沿与下降沿传输。在读模式时，DQS由存储器发给CPU，DQS与数据边沿对齐。在写模式时，DQS由CPU发给存储器，DQS与数据中间对齐。

SDQM{0-3}：数据掩码，为输入/输出双向信号，其方向与数据总线方向相同，高电平有效。

SBA{0-2}：BANK地址信号，为输入信号。

SWE：写使能信号，为输入信号，低电平有效。

SRAS:行地址选通信号。

SCAS:列地址选通信号。

SCS：片选信号，为输入信号，低电平有效。

SCKE:时钟使能。

VERF CA / VERF DQ：基准电压等于VDD电压的一半，VERF CA表示命令和地址部分的电路所需的基准电压，VERF DQ表示数据部分的电路所需的基准电压。

SODT：终结电阻用于提高信号的传输性能，类似终端电阻，可以降低干扰，改善信号传输波形。所谓的终结，就是让信号被电路的终端吸收掉，而不会在电路上形成反射，主要由一排终结电阻构成，可有效减少反射/信噪比，ODT就是将电阻移植到了芯片的内部。

VDD：主要给芯片内部地址/控制信号接口及主要控制逻辑电路提供电源。

VDDQ：主要给数据及锁存信号接口及逻辑电路提供电源。

VDLL：主要给内存芯片内部的DLL（延时锁相环电路）提供电源。DLL电路主要用于控制内存芯片数据输出（也就是写操作）时的数据信号和锁存信号的时序。同样，处于信号完整性和抗干扰的考虑，地线引脚也分成几类。

VSS：主要给芯片内部地址/控制信号接口及主要控制逻辑电路提供地回路连接。

VSSQ:主要给数据及锁存信号接口及逻辑电路提供地回路连接。

VSSDL:主要给内存芯片内部的DLL（延时锁相环电路）提供地回路。

Class类建立：

1:DQ{0-7},DM0,DQS0_N,DQS0_P;

2:DQ{8-15},DM1,DQS1_N,DQS1_P;

3:DQ{16-23},DM2,DQS2_N,DQS2_P;

4:DQ{24-31},DM3,DQS3_N,DQS3_P;

5:其他；